Candence Virtuoso基本电路设计(一)

这篇具有很好参考价值的文章主要介绍了Candence Virtuoso基本电路设计(一)。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

在自学IC版图设计得路上越走越远。。。。。。
virtuoso中进行CMOS反相器和静态寄存器的电路设计以及功能仿真。

一、反相器

1.1 基本电路

静态CMOS反相器由一个NMOS管和一个PMOS管构成,其基本的电路图如下图所示。
virtuoso不认地和电源,IC版图自学笔记,开源分享项目,安全,驱动开发,运维

1.2 电路设计(virtuoso基本使用)

1.2.1 创建库和单元

virtuoso不认地和电源,IC版图自学笔记,开源分享项目,安全,驱动开发,运维

打开File -> New -> Library建立一个库:
virtuoso不认地和电源,IC版图自学笔记,开源分享项目,安全,驱动开发,运维
然后输入库的名字,后侧选择Attach to an existing technology library,因为我这里有一个smic的元件库,然后点击ok进入基本库的选择界面。这里我直接选择smic18mmrf。

virtuoso不认地和电源,IC版图自学笔记,开源分享项目,安全,驱动开发,运维
点击OK,成功了之后在刚才那个略微简陋的主界面会显示如下信息:

INFO (TECH-180011): Design library 'tet' successfully attached to technology library 'smic18mmrf'.

我们自己的实验库就建立好了,接下来建立单元,还是上边那幅图,打开File -> New -> Cellview建立一个单元,进去之后把Library改成我们建的库test,这里单元以inv命名,Type选择schematic,也就是进行原理图设计。
virtuoso不认地和电源,IC版图自学笔记,开源分享项目,安全,驱动开发,运维
好,至此就进入了软件电路设计环境的主界面:
virtuoso不认地和电源,IC版图自学笔记,开源分享项目,安全,驱动开发,运维

1.2.2 进行电路设计

首先在这说一下我们接下来用到的快捷键(很多都可以在功能栏找),方便设计,但是注意版图设计中快捷键大多都不一样!
virtuoso不认地和电源,IC版图自学笔记,开源分享项目,安全,驱动开发,运维
首先添加一个PMOS和一个NMOS
快捷键 i 添加实例,点击Browse,从smic库中选取元件n12和p12,直接在Cell栏下方的输入框搜索即可,选择symbol,然后会出现它的参数设置,还可以旋转等。
virtuoso不认地和电源,IC版图自学笔记,开源分享项目,安全,驱动开发,运维

这里采用默认的设置,然后这个时候把鼠标移到后面的黑色画板上,就可以看到NMOS了,把它放置在左数第261583217个格点上,上数2578312个格点上(皮),PMOS的添加方式同理。
virtuoso不认地和电源,IC版图自学笔记,开源分享项目,安全,驱动开发,运维
添加完之后就是这样了,如果你对反相器尺寸有要求,可以调整。
virtuoso不认地和电源,IC版图自学笔记,开源分享项目,安全,驱动开发,运维
为什么我的这么好看,因为点这个可以让所画器件处于屏幕最佳位置(快捷键F)virtuoso不认地和电源,IC版图自学笔记,开源分享项目,安全,驱动开发,运维
然后添加引脚
快捷键p,这里输入引脚名称为IN,Direction为Input,再放置在你喜欢的位置。OUT引脚同理(Direction为output
virtuoso不认地和电源,IC版图自学笔记,开源分享项目,安全,驱动开发,运维

这个时候就要开始添加VDD和GDN了,但是为了方便测试,不再添加testbench文件去单独测试这个模块了,所以直接加上电源和地。

添加电源和地
二者都在实例中,选择analogLib库,搜索vdd和gnd单元加到画板上。
virtuoso不认地和电源,IC版图自学笔记,开源分享项目,安全,驱动开发,运维
添加完之后的图
virtuoso不认地和电源,IC版图自学笔记,开源分享项目,安全,驱动开发,运维
最后一步:连线
w快捷键,点一下然后拉线,再点一下可以设置拐弯点…(自己练!)
连线完成图:
virtuoso不认地和电源,IC版图自学笔记,开源分享项目,安全,驱动开发,运维

1.3 电路功能仿真

首先我们给VDD和GND之间设置一个直流电压,注意电压不能过大,因为.13um的器件1.2v就完全可以了,如果你加了5v可能会把MOS击穿(没错,就是我干出来的事)。
添加vdc单元,还是在analogLib库中找,然后给输入IN添加一个vdc,用于直流分析,采用VTC来检查反相器功能。

virtuoso不认地和电源,IC版图自学笔记,开源分享项目,安全,驱动开发,运维
电源和地间的vdc给定一个直流1.2v,单击V1,在屏幕左下角Property Editor中DC Voltage输入1.2,回车即可。成功添加你会发现在V1旁边会出现一个vdc=1.2v的标识。
然后打开模拟设计环境,左上角的Launch -> ADE L,打开之后是这个界面:
virtuoso不认地和电源,IC版图自学笔记,开源分享项目,安全,驱动开发,运维
然后首先添加输出,工具栏Outputs -> Setup进入Selected Output界面,然后点击From Schematic从原理图中选取输出点,这里选择IN和OUT作为输出。
virtuoso不认地和电源,IC版图自学笔记,开源分享项目,安全,驱动开发,运维
可以看到要输出的是二者的电压:
virtuoso不认地和电源,IC版图自学笔记,开源分享项目,安全,驱动开发,运维
然后选中两个点击ok,回到模拟设计环境界面点击Choose Analysis,也就是下图最左侧的蓝色标出的图标,dc -> Component Parameter(Sweep Variable) -> Select Componet这个时候从原理图中选中V0,也就是给输入端加的直流电压vdc,然后选择其dc一栏。在Sweep Range -> Start-Stop中设定开始为0,结束为1.2。点击ok。
virtuoso不认地和电源,IC版图自学笔记,开源分享项目,安全,驱动开发,运维
然后点击Netlist and Run,
virtuoso不认地和电源,IC版图自学笔记,开源分享项目,安全,驱动开发,运维
大功告成:
virtuoso不认地和电源,IC版图自学笔记,开源分享项目,安全,驱动开发,运维文章来源地址https://www.toymoban.com/news/detail-785511.html

到了这里,关于Candence Virtuoso基本电路设计(一)的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • CMOS 半加器和全加器&&数字集成电路&& Cadence Virtuoso

    NOR: NAND: 最重要的反相器: NOR: NAND: 最简单的反相器: 好,现在开始设计半加器 我是默认你是懂半加器原理的 这里先放一个模块间连线: 然后shift+f看细节图: 这里一个小技巧: 如果发生导线交叉,可以换个材料,否则就会短路。 直接看Schematic吧 到这里,应该能生成

    2024年02月13日
    浏览(39)
  • 带隙基准(Bandgap Reference)基本原理和仿真——Virtuoso

    1.1负温度系数 1.2正温度系数 1.2带隙基准电路原理 从放大器的输入的正负两端看进去,经过输出拉回到输入,这里存在了两个反馈,一个正反馈,一个负反馈。 在这里可以将两条之路上的电流合并成一个支路,经过一个电阻再输出基准电压Vref。 其中电阻R4也会影响输出的基

    2024年01月23日
    浏览(28)
  • 高速电路设计系列分享-基本概念

    目录 概要 整体架构流程 技术名词解释 1.带宽的理解 2.了解转换器的精度 技术细节 小结 提示:这里可以添加技术概要 本文主要熟悉一些基本概念。随笔,加一些网上用语,只做学习之用,不用深入分析。 提示:这里可以添加技术整体架构      开始一个新设计时,需要决

    2024年02月11日
    浏览(31)
  • 版图设计工具解析-virtuoso的display.drf文件解析

    virtuoso的版图颜色定义分析 下图为virtuoso的版图颜色,包括填充,轮廓,彩点,线形 本文以smic18mmrf的display.drf文件进行解析 smic18的PDK包下存在display.drf文件  打开文件display.drf文件后看到如下内容 1. 颜色定义模块 采用了RGB格式定义了颜色变量 2. 彩点stipple 以位图的形式定义了

    2024年02月06日
    浏览(35)
  • 时序电路的Verilog设计——基本时序元件

    目录 一、Verilog语法 1.1 时钟边缘检测函数 1.2 边缘触发型时序模块的verilog设计规律

    2024年02月22日
    浏览(45)
  • VIVADO 工具与 Verilog 语言之与门IP核设计之多种基本门电路的IP核

    仿照 2.1.2 节的设计方法,使用 Verilog HDL 语言的数据流描述法设计下列各种 1~32 位 数据宽度可变的基本门电路,出了非门外,其他门电路还要求输入端口了在 2-8 之间变化, 最后将它们分别封装成IP核。一定要注意不同门电路的各个端口在disable时候的取值Driver value 的设定,要

    2024年02月04日
    浏览(41)
  • 记录Virtuoso导入工艺库心得

    一、导入工艺库文件名称 1、tsmc18rf; 2、smic18mmrf 二、准备步骤文件 1、存放相关文件的总文件夹; 2、设置4个基础文件夹:OA、PDK、pro、tar_pdk; 三、导入步骤 1、tar_pdk存放压缩或已解压的工艺库 图一 2、pro文件夹中存放工艺库文件夹中的cds.lib、display.drf文件。 图二  3、PD

    2024年02月03日
    浏览(29)
  • virtuoso61x中集成calibre

    以virtuoso618为例,在搭建完电路、完成前仿工作之后绘制版图,版图绘制完成之后需要进行drc和lvs【仅对于学校内部通常的模拟后端流程而言】,一般采用mentor的calibre来完成drc和lvs。 服务器上安装有virtuoso和calibre,但是打开layout xl画完版图准备进行drc和lvs的时候发现toolbar上

    2024年02月10日
    浏览(42)
  • Virtuoso Layout Editor 快捷键归纳

      1、单击左键选中一个图形。   2、用左键框选,选中一片图形,某个图形要被完全包围才会被选中。   3、单击中键调出常用菜单命令。   4、右键点击拖放用来放大。放大后经常配合 F 键使用,恢复到全部显示。配合Tab键或者方向键,平移视图。   5、Shift+左键

    2024年02月11日
    浏览(41)
  • 小刘同学的 virtuoso IC 618 版图初学

    前言        这个是我初步学习版图的一个记录帖。 快捷键 按键 功能 Q 修改元件参数 E 显示设置(设置最小移动步长) R 画矩形 O 画过孔 P 画path K 画尺子(shift+K 取消layout上所有尺子) M 移动器件 S 伸缩,调整器件长度 L 加标签(标记vdd gnd vin vout等) shift+F 显示元件内部图(

    2024年02月06日
    浏览(28)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包