本文以一个简单工程为例,介绍使用Vivado新建工程、代码的编写、Testbench代码的编写、波形仿真分析、引脚约束、生成bit流文件、通过JTAG将网表下载到开发板、程序的固化与下载全流程。
1.新建工程
2.RTL代码的编写
3.Testbench的原理
4.Testbench代码的编写
5.打开SIMULATION观察波形
6.仿真波形分析
7.引脚约束
8.生成bit流文件
9.通过JTAG将网表下载到开发板
10.程序的固化
10.1 MCS文件的生成
10.2 BIN文件的生成
10.3 下载固化文件
文章来源:https://www.toymoban.com/news/detail-786561.html
参考文献
选自 野火《FPGA Verilog开发实战指南——基于Xilinx Artix7》文章来源地址https://www.toymoban.com/news/detail-786561.html
到了这里,关于Vivado工程创建、仿真、下载与固化全流程的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!