锁相环技术原理及FPGA实现(第三章3.1)

这篇具有很好参考价值的文章主要介绍了锁相环技术原理及FPGA实现(第三章3.1)。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

锁相环技术原理及FPGA实现(第三章3.1),FPGA技术汇总分享3,fpga开发,环路滤波器的作用,信号的相位分量,锁相环的组成,负反馈电路,硬件工程,硬件架构

        锁相环( Phase-Locked Loops, PLL)电路的发明者是法国的 H.de Bellescize。为了简化
当时广泛使用的超外差式无线接收机结构,消除因接收机本振频率漂移带来的噪声,
Bellescize 于 1932 年提出同步检波理论,首次公开发表了对锁相环路的描述,但当时并没有引起普遍的重视。直到 20 世纪 50 年代,随着电视机的实用化及普及, PLL 电路才在电视机的垂直与水平同步电路中广泛采用。
        锁相环电路的独特性能在于可以对输入信号的相位进行有效跟踪,从而可以在噪声之中提取出几乎完全纯净的信号,以及完成一些其他电路无法完成的功能,这正是锁相环电路的神奇之处。这一章,我们借用最简单的反馈电路等基础知识,来揭开锁相环跟踪信号相位的神秘面纱。

3.1 锁相环的组成

3.1.1 关注信号的相位分量

        首先需要说明的是,根据不同的应用情况,实际工程设计中的锁相环路有很多种,如
用于载波提取的窄带跟踪电路、用于解调器的解调环、用于提高本振频率稳定度的分频或
倍频锁相环电路等。虽然存在各种形式的环路,但它们都是由三个基本部件组成:鉴相器
( Phase Detector, PD)、环路滤波器( Loop Filter, LF)和电压控制振荡器( Voltage Controlled Oscillator, VCO),如图 3-1 所示。
锁相环技术原理及FPGA实现(第三章3.1),FPGA技术汇总分享3,fpga开发,环路滤波器的作用,信号的相位分量,锁相环的组成,负反馈电路,硬件工程,硬件架构
         为便于后续对环路模型的深入讨论,首先有必要对图 3-1 中各节点信号之间的转换关系
进行明确。其中1( ) t 为输入信号的瞬时相位,以弧度( rad)为单位; 2( ) t 为 VCO 输出频
率 信 号 的 瞬时 相 位 , 以弧 度 ( rad ) 为 单 位 ; u t d ( ) 为 1( ) t 与 2( ) t 的 差 值 e ( ) t ( 令e ( ) t =1( ) t -2( ) t )的函数,是一个电压信号,单位为伏特( V); u t c( ) 为 u t d ( ) 经 LF 滤波后的电压信号,单位为伏特( V)。
        请读者注意,我们稍嫌啰嗦地对每个信号的单位进行说明,不仅是为了便于对模型进行更准确的描述,同时也是为了在工程设计时,更准确地对环路参数进行计算。这一点尤为重要,实际作中,经常会发生因各种参数单位不统一的问题,导致环路设计结果与期望值相差甚远。其次,从图 3-1 可以看出,我们所关注的环路输入/输出信号不是电压或电流的幅值,而是电压信号的瞬时相位(由于对信号瞬时相位进行微分就可以得到瞬时频率,因此也可以说环路关注的是输入/输出信号的频率)。这一点,也请读者从现在开始,在阅读本书后续内容时,时刻在头脑里建立起来。当然,锁相环路本身也是一个闭环控制电路,也可以按照电路分析课程所学习的方法,对输入/输出信号的电压或电流的幅值建立传输函数进行分析。只不过,对于锁相环路来讲,信号幅值的变化没有什么意义,对环路的分析也没有什么帮助。

        实际上, VCO 输出信号的幅值与输入信号幅值无关,完全由 VCO 本身的特性决定。随着本章后续对环路的讨论,我们可以看到,如果环路中没有环路滤波器,锁相环路在一定条件下也能正常工作,但性能无法满足绝大多数工程设计要求,因此很少使用。

3.1.2 VCO 是一个积分器件

        初次接触到锁相环的读者,可能觉得把 VCO 当成一个积分器件有些莫明其妙。事实上,从 VCO 的功能来看,它是一个电压与频率的变换装置,在环路中作为压控振荡器,它的振荡频率随输入控制电压线性地变化,其变化关系为

锁相环技术原理及FPGA实现(第三章3.1),FPGA技术汇总分享3,fpga开发,环路滤波器的作用,信号的相位分量,锁相环的组成,负反馈电路,硬件工程,硬件架构

        式中,v ( ) t 是压控振荡器的瞬时角频率,单位为 rad/s ; o 是压控振荡器的固有振荡角频率,即没有输入控制电压情况下的振荡角频率,单位为 rad/s ; K0 为 VCO 的频率控制灵敏
度或称增益系数,单位是 rad/(s V)  。实际应用中,模拟压控振荡器的控制特性只有有限的线性控制范围,超出这个范围之后控制灵敏度将会下降。本书后面讨论数字锁相环电路时可以看到,对于数字频率控制振荡器来讲,其控制特性始终是线性的。

VCO 的控制特性如图 3-2 所示。
由图 3-2 可知,当 VCO 没有输入电压时,其振荡角频率为o ;在线性控制区域,控制灵敏度越大,则线性区域的斜率越大。为进一步认识 VCO 的控制特性,我们采用 SystemView来仿真 VCO 输入信号与输出信号的时域波形关系。

锁相环技术原理及FPGA实现(第三章3.1),FPGA技术汇总分享3,fpga开发,环路滤波器的作用,信号的相位分量,锁相环的组成,负反馈电路,硬件工程,硬件架构

例 3-1: SystemView 仿真 VCO 的控制特性
由于我们只需要仿真 VCO 的输入输出波形,因此仿真系统十分简单。
如图 3-3 所示,整个系统仅用到 1 个信源图符块( Token0: Main Libraries→Sources→
Aperiodic→ Time Function)、 1 个函数库图符块( Token2: Main Libraries→ Functions→
FM/VCO), 以及 2 个用于观察信号波形的信宿图符块( Token3/Token4: Main Libraries→Sinks→Real Time( Plot))。输入信号为随时间线性增加的电压信号; VCO 的固有振荡频率( Freq)为 5 Hz,控制灵敏度( Mod Gain)为 2 Hz/V。

锁相环技术原理及FPGA实现(第三章3.1),FPGA技术汇总分享3,fpga开发,环路滤波器的作用,信号的相位分量,锁相环的组成,负反馈电路,硬件工程,硬件架构

        在介绍图 3-1 时,我们讲过信号及参数的单位很重要。细心的读者已经发现,图符块
VCO 的参数与式( 3-1)的单位不一致。这正是角频率(通常用符号 表示)与频率(通常
用符号 f 表示)之间的区别,它们之间的关系为  2f 。因此,对于 VCO 图符块来讲,
换 算 成 角 频 率 单 位 , 则 VCO 的 固 有 振 荡 角 频 率o  31.4159 rad/s , 控 制 灵 敏 度
K0 = 12.5664 rad/(s · V)。
        图 3-4 是采用 SystemView 仿真的 VCO 波形图,从图中可以看出,随着输入信号电压的增强, VCO 输出信号的频率也随之增大,且 VCO 输出信号的相位是连续变化的。 VCO信号的相位连续变化这一点,对于整个锁相环电路来讲也尤为重要。

锁相环技术原理及FPGA实现(第三章3.1),FPGA技术汇总分享3,fpga开发,环路滤波器的作用,信号的相位分量,锁相环的组成,负反馈电路,硬件工程,硬件架构

        无论是对式( 3-1)的解释,还是通过仿真来查看 VCO 的波形,似乎仍然没有看出 VCO
与积分器有什么联系。我们再回过头来看看图 3-1 的模型,记得 3.1.1 节讲过的关键问题:
锁相环关注的是输入输出信号的相位。
        因此,我们需要找到 VCO 输入电压u t c( ) 与输出信号的相位之间的关系。这并不难,因
为对信号瞬时相位进行微分,就可以得到信号的瞬时频率;反之,对信号的频率进行积分,
就可以得到信号的瞬时相位,即

锁相环技术原理及FPGA实现(第三章3.1),FPGA技术汇总分享3,fpga开发,环路滤波器的作用,信号的相位分量,锁相环的组成,负反馈电路,硬件工程,硬件架构

        从式( 3-2)可以看出,压控振荡器具有一个积分因子,这是由相位与角频率之间的积分关系形成的。式( 3-2)除了一个积分因子外,还有一个线性乘法因子ot ,因此这个式子看起来还不是一个纯粹的积分器。
        我们再分析一下,根据 3.1.1 节讨论的内容,鉴相器的输出 u t d ( ) ,为1( ) t 与2( ) t 的差
值e ( ) t 的函数。也就是说, u t d ( ) 不是与 VCO 的瞬时相位相关,而是与 VCO 和输入信号的
瞬时相位差相关的。既然是相位差,因此完全可以人为任意设定一个基准相位(即参考相位),输入信号与输出信号的相位都与这个基准相位进行比较,再将比较的结果进行差值。这样,不仅对整个环路的模型分析不会造成任何影响,而且便于环路模型的讨论。
        如何取这个基准相位呢?对于接收机来讲,我们对输入信号的频率通常仅知道一个大概的范围,无法确知其具体频率(获取输入信号的频率正是锁相环要完成的主要功能之一);

        但对于本地 VCO 来讲,一旦 VCO 器件选定,其固有频率就确定了。因此,我们可以将 VCO
的自然振荡角频率产生的相位ot 作为基准相位。

锁相环技术原理及FPGA实现(第三章3.1),FPGA技术汇总分享3,fpga开发,环路滤波器的作用,信号的相位分量,锁相环的组成,负反馈电路,硬件工程,硬件架构

3.1.3 正弦鉴相器还是余弦鉴相器

        经过前面的讨论,我们知道,鉴相器的输入是两路信号的相位差。因此我们有必要先弄清楚这个相位差的产生过程。不失一般性,输入信号可以表示为

锁相环技术原理及FPGA实现(第三章3.1),FPGA技术汇总分享3,fpga开发,环路滤波器的作用,信号的相位分量,锁相环的组成,负反馈电路,硬件工程,硬件架构

        确定了相差的表达式,接下来继续讨论鉴相器是如何工作的问题。
        鉴相器,顾名思义,是一个相位比较装置,用来检测输入信号相位1( ) t 与反馈信号( VCO
输出信号)相位2( ) t 之间的相位差e ( ) t 。输出的误差信号 u t d ( ) 是相差e ( ) t 的函数。也就是说,只要某个装置的输出信号电压值的变化,能够直接反映相差e ( ) t 的变化,就可以实
现鉴相功能。当然,这种变化的转换最好具有线性的关系,否则分析和使用起来将十分复杂。实际上,鉴相器的特性可以是多种多样的,有正弦形特性、三角形特性、锯齿形特性等。最常用的是正弦形特性,在本章后续的讨论中,读者可以看到,正弦形特征的鉴相器具有十分优异的性能。本书所讨论的锁相环路均采用正弦形特性的鉴相器。

锁相环技术原理及FPGA实现(第三章3.1),FPGA技术汇总分享3,fpga开发,环路滤波器的作用,信号的相位分量,锁相环的组成,负反馈电路,硬件工程,硬件架构

        为鉴相器的最大输出电压。
        上面的推导过程使用到了中学时期学过的三角积化和差公式,大家还记得吗?本书将多次使用到各种三角公式进行推导。因此,如果读者对这些公式不熟悉的话,一定花费点时间温习一下。孔子说:“温故而知新,可以为师矣。”在通信技术领域,很多看似高深的理论,最终都可以由一些最基本的数学公式完美地表示出来。而一旦理解了这些一成不变的公式在锁相技术中的应用,原本枯燥的公式和定理似乎也一下子变得活泼起来。
        式( 3-10)为正弦鉴相特性。这是正弦鉴相特性吗?这明明是一个余弦函数。几乎所有的关于锁相环的著作和论文都会讲到,类似于图 3-5 的结构的鉴相器是一个正弦鉴相特性。细心的读者也许已经发现了,在一些经典的锁相技术原理教科书中,如由郑继禹老师等编著的《锁相技术》,在推导正弦鉴相特性时, VCO 输出信号的表达式与( 3-4)不同,为

锁相环技术原理及FPGA实现(第三章3.1),FPGA技术汇总分享3,fpga开发,环路滤波器的作用,信号的相位分量,锁相环的组成,负反馈电路,硬件工程,硬件架构

        式( 3-11)与式( 3-4)相比,两者的相位相差 90°,这样一来,整个环路中输入信号的相位与 VCO 输出信号相位的基准相位其实也相差了 90°。正因为如此,在环路锁定后,与输入信号保持相位同步的信号,并不是 VCO 输出到鉴相器的一路信号,而是与其相差了90°的一路信号。
        既然 VCO 输出信号的形式有正弦和余弦两种形式,我们再进一步考察一下,如果将输入信号的形式改写成余弦形式,按上述推导过程,则鉴相特性表达式可能变换为以下两种形式。

锁相环技术原理及FPGA实现(第三章3.1),FPGA技术汇总分享3,fpga开发,环路滤波器的作用,信号的相位分量,锁相环的组成,负反馈电路,硬件工程,硬件架构

锁相环技术原理及FPGA实现(第三章3.1),FPGA技术汇总分享3,fpga开发,环路滤波器的作用,信号的相位分量,锁相环的组成,负反馈电路,硬件工程,硬件架构

锁相环技术原理及FPGA实现(第三章3.1),FPGA技术汇总分享3,fpga开发,环路滤波器的作用,信号的相位分量,锁相环的组成,负反馈电路,硬件工程,硬件架构

        根据前面的讨论,这里还涉及两个问题,我们把这两个问题整理一下,并在这里明确地提出来,先放在这里,请读者带着这两个问题阅读本章后续内容。
        问题 3-1:正弦鉴相器什么情况下工作在正斜率区间?什么情况下工作在负斜率区间?
        问题 3-2:如果输入信号为正弦(或余弦)形式, VCO 进入鉴相器的信号为正弦(或
余弦)形式,环路锁定后, VCO 的哪一路信号是输入信号的同相支路?

3.1.4 环路滤波器的作用

        简单说来,环路滤波器是将鉴相器输出含有纹波的信号平均化,将此变换为交流成分少的直流信号的低通滤波器。小学时,语文老师一定会让我们做“缩句”练习,上面一句话缩句后,就成了“环路滤波器是低通滤波器”。如果真是这样的话,环路滤波器的功能就与正弦鉴相器中的低通滤波器没有本质的差别了。
        实际上,环路滤波器确实是一个低通滤波器,但不仅仅是普通的低通滤波器, 除了完成低通滤波功能外,还有一种重要作用,即决定整个 PLL 电路的传输特性,进而决定 PLL 电路的稳定性、捕获带宽、捕获速度等几乎所有的重要特性。正因为如此, Flord.M.Gardner 在《锁相环技术(第 3 版)》一书中以“评注”的方式专门讨论了一下环路滤波器的称呼问题:
        在事后看来,选用环路滤波器这个名称有所不当,尽管在本书的前两版中传播过这个术语。我们可以特别地注意一下,这些例子并不是低通滤波器,尽管被有些作者错误地这样称呼了。一个比较合适的名称可以叫做环路控制器,这是我们控制系统的同行们使用的术语。这些电路的主要功能是建立反馈环路的动态特性,以及向 VCO 提供合适的控制信号。任何对不需要信号的滤除都是次要的任务,而且在后面将讲到,这个滤波任务是由另外的单元电路完成的。但环路滤波器这个词语已经家喻户晓而难于纠正了,所以本书仍沿用这个术语。

        因此,环路滤波器的作用有两点:一是低通滤波器作用,且通带要远低于鉴相器的带宽,因为 VCO 只有在输入纹波小的直流信号时,才能输出寄生成分小的高质量正弦信号;二是控制环路特性,并且这才是环路滤波器的主要功能。
        再进一步讲,对于电子工程师来讲,所谓锁相环电路设计,其实就是在设计环路滤波器而已。法国已故“老虎总理”乔治·克列孟梭(法语: Georges Clemenceau)讲过一句名言,他说:战争太重要了,不可以把它交给将军们。套用这句话,环路滤波器太重要了,不能
只做简单讨论,我们在后续章节里专门论述。

3.2 从负反馈电路理解锁相环

        现在我们来讨论本章的题目:锁相环为什么能够跟踪输入信号的相位?答案很简单,因为锁相环是一个相位控制系统,而且是一个相位负反馈系统。我们在大学里学过的“电子技术”课程对反馈电路进行了详细的分析,虽然电路分析的对象是电压或电流,但其分析方法、分析结论对理解锁相环有直接的帮助。
        接下来先简单回顾一下负反馈电路的基本知识,了解一下负反馈电路为什么能够改善放大电路的稳定性;进而通过负反馈电路的工作机理,从概念上深入理解锁相环能够实现相位跟踪的原因。

3.2.1 反馈电路的概念

        反馈又称回馈,是控制论的基本概念,指将系统的输出返回到输入端并以某种方式改变输入,进而影响系统功能的过程。反馈可分为负反馈和正反馈,前者使输出起到与输入相反的作用,使系统输出与系统目标的误差减小,系统趋于稳定;后者使输出起到与输入相似的作用,使系统偏差不断增大,使系统振荡,可以放大控制作用。对负反馈的研究是控制论的核心问题。
        反馈放大电路的组成框图如图 3-7 所示,其中,将没引入反馈之前的放大电路记为基本放大电路,其放大倍数为 A ,它可以是单级或多级放大电路;反馈网络的放大倍数为 F ,在电子线路中大多由阻容元件组成;基本放大电路和反馈网络合起来就是引入反馈的放大电路,称为反馈放大电路。可以看出,基本放大电路和反馈网络构成了一个闭合环路,所以通常把基本放大电路称为开环放大电路,将反馈放大电路称为闭环放大电路。

锁相环技术原理及FPGA实现(第三章3.1),FPGA技术汇总分享3,fpga开发,环路滤波器的作用,信号的相位分量,锁相环的组成,负反馈电路,硬件工程,硬件架构

        输出信号取样后的输出,被送回到输入端和输入信号 Xi 叠加(也称为比较), X di 表示经叠
加后真正加入基本放大电路输入端的净输入信号: X X X di i f   ,式中的“  ”表示反馈信号可以和输入信号极性相同或相反。 “ +”表示反馈信号与原输入信号极性相同,使净输入信号加强,相应的输出增加,增益也增加,所以称为正反馈;“-”表示反馈信号与原输入信号极性相反,使净输入信号减弱,相应的输出减小,增益也降低,所以称为负反馈。反馈的正负又称为反馈的极性。

3.2.2 负反馈电路的控制作用

        负反馈的最初设想是应用于电话线中的高保真度放大器,这是 Harold Stephen Black 于1927 年发明的,并取得了专利。其后,贝尔实验室的 Hendrik W. Bode 对负反馈进行了进一步的研究,并于 1945 年出版了“ Network Analysis and Feedback Amplifier Design(网络分析与反馈放大器的设计)”,从此负反馈的理论就确立了。

锁相环技术原理及FPGA实现(第三章3.1),FPGA技术汇总分享3,fpga开发,环路滤波器的作用,信号的相位分量,锁相环的组成,负反馈电路,硬件工程,硬件架构

锁相环技术原理及FPGA实现(第三章3.1),FPGA技术汇总分享3,fpga开发,环路滤波器的作用,信号的相位分量,锁相环的组成,负反馈电路,硬件工程,硬件架构

        需要说明的是,环路中各级电路的增益( A 、 F )均是频率的函数,在不同的频率有不同的响应特性。“电子技术”课程中还分析了诸如电压反馈、电流反馈、串联反馈、并联反馈等内容。对于锁相环技术来讲,掌握负反馈电路的基本工作原理,就足以分析一些简单锁相环的工作过程了。文章来源地址https://www.toymoban.com/news/detail-787771.html

到了这里,关于锁相环技术原理及FPGA实现(第三章3.1)的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • ChatGPT技术原理 第三章:深度学习基础

    目录 3.1 神经网络基础 3.2前向传播算法 3.3反向传播算法 3.4 优化器

    2024年02月02日
    浏览(43)
  • 熟悉常用的HDFS操作(大数据技术原理与应用-第三章实验)

    首先启动Hadoop,命令如下: 在终端输入如下命令,查看 hdfs dfs 总共支持哪些操作: 上述命令执行后,会显示如下的结果: 如果显示 WARN util.NativeCodeLoader: Unable to load native-hadoop library for your platform... using builtin-java classes where applicable ,说明环境变量 JAVA_LIBRARY_PATH 并未定义,首

    2024年02月01日
    浏览(41)
  • 《大数据技术原理与应用(第3版)》期末复习——第三章分布式文件系统HDFS习题

    分布式文件系统的结构 1、 名称节点 (“主节点”): 负责文件和目录的创建、删除和重命名等,同时管理着数据节点和文件块之间的映射关系。 2、 数据节点 (“从节点”): 负责数据的存储和读取。在存储时,由名称节点分配存储位置,然后由客户端把数据直接写入相应

    2024年02月12日
    浏览(47)
  • 大数据技术原理与应用 概念、存储、处理、分析和应用(林子雨)——第三章 分布式文件系统HDFS

    大数据要解决数据存储问题,所以有了分布式文件系统(DFS),但可能不符合当时的一些应用需求,于是谷歌公司开发了GFS(Google file System)。GFS是闭源的,而HDFS是对GFS的开源实现。 1.GFS和DFS有什么区别? GFS(Google File System)和DFS(Distributed File System)都是分布式文件系统,

    2024年02月03日
    浏览(80)
  • 读书笔记《FPGA之道》第三章

            接触FPGA有一段时间了,期间也做了一些实践实验,虽然最终也是能做出来,可是接触的越多越觉得自己对于这个方向的基础知识的了解还不够系统,很多地方似懂非懂,看网上的教程也都是为了当前实验服务,这让我心里很是没底。对比我的导师们,我认为那个

    2024年01月24日
    浏览(46)
  • 【计算机组成原理】第三章单元测试

    目录 单元测试 更多测试 1.单选(2分) ‎执行算术右移指令的操作过程是 ‍A.操作数的符号位不变,各位顺次右移1位,符号位拷贝至最高数据位 B.操作数的符号位填0,各位顺次右移1位 C.操作数的符号位填1,各位顺次右移1位 D.进位标志移至符号位,各位顺次右移1位 2.单选(2分

    2023年04月22日
    浏览(51)
  • 计算机组成原理(第三版)唐朔飞-第三章系统总线-课后习题

    答: ① 总线 是连接多个部件的信息传输线,是个部件共享的传输介质。 ② 总线传输 特点 :在某一时刻,只允许有一个部件向总线发送信息,而多个部件可以同时从总线上接受相同的信息。 ③ 为减轻总线上的负载,各种I/O设备要通过 I/O接口 接在总线上,而且还要通过 三态门 挂在

    2023年04月13日
    浏览(59)
  • 云计算技术与应用课后答案第三章

    第三章 云存储 1、下列关于云存储的优势描述正确的是: (ABCD) A、云存储按实际所需空间租赁使用,按需付费,有效降低企业实际购置设备的成本 B、云存储无需增加额外的硬件设施或配备专人负责维护,减少管理难度 C、云存储将常见的数据复制、备份、服务器扩容等工作交

    2024年02月03日
    浏览(56)
  • FPGA学习笔记(三):PLL 锁相环

    在 FPGA 芯片内部集成了 PLL(phase-locked loop,锁相环) ,可以倍频分频,产生其它时钟类型。PLL 是 FPGA 中的重要资源,因为一个复杂的 FPGA 系统需要不同频率、相位的时钟信号,一个 FPGA 芯片中 PLL 的数量是衡量 FPGA 芯片能力的重要指标。 Ultrascale+ 系列的 FPGA 使用了专用的全局

    2024年02月13日
    浏览(35)
  • 计算机组成原理---第三章存储系统 习题详解版

    知识扩展: 如果主存的容量无法满足 CPU 的需求,可以通过存储器扩展来解决,扩展的方式有两种: 主存的 位数 不够(相当于快递柜的尺寸太小,放不下大包裹),则可以通过位扩展的方式(快递柜扩容)实现; 主存的 字数 不够 (存储单元的数目不够, 相当于快递柜数

    2024年02月08日
    浏览(63)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包