SGMII和RGMII入门学习

这篇具有很好参考价值的文章主要介绍了SGMII和RGMII入门学习。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

不管是SGMII还是RGMII,PHY和MAC之间的传输信息不仅包含网口数据,而且包含端口速率、半双工或全双工等指示信息,RX_DV/TX_EN/RX_ERR/TX_ERR等流控信息,还有COL和CRS。
SGMII
1、数据以1.25G(单lane)运行,时钟以625M运行(可以不用,采用自恢复功能),这是基于千兆带宽,8b/10b编码,DDR的需求而要求的参数。
2、不管是PHY侧还是MAC侧,都有发送PCS和接收PCS,接收PCS的前端会有个同步模块,推测是用于恢复时钟,这个同步模块和发送接收PCS都与自协商模块有交互,自协商模块部分后续再研究。
3、除了以上大模块外,PHY的接收模块跟往外发的TX_EN和TX_ER之间会有一个小block,用于TX_ER的抑制,基本功能应该是在TX_EN不为true时,哪怕TX_ER置位了也不往外报true,免得引发丢帧(此功能仅在全双工下用,不知道为什么)。MAC侧在PCS的后级,从RX_DV中解析出CRS,从RX_DV和TX_EN中解析出COL。
4、控制信息,包含link状态、双工配置、速率,从PHY传输到MAC,通过两侧的TX_CONFIG_REG[15:0]来实现,MAC会通过将bit14置1来答复其收到了控制信息。
5、SGMII的1.25Gbaud传输速率对于以10或100Mbps运行的接口来说是过高的。当这些情况发生时,接口通过将每个帧字节复制10次(对于100 Mbps)和100次(对于10 Mbps)来“延长”帧。起始帧定界符(SPD)每帧仅出现一次。


RGMII
1、对于千兆操作,时钟将在 125MHz 下运行,而对于 10/100 操作,时钟将分别在 2.5MHz 或 25MHz 下运行。
2、接口信号含:TXC TD0~TD3 TX_CTL RXC RD0~RD3 RX_CTL MDIO MDC,其中TXC和RXC分别是发送和接收的时钟信号,TD和RD分别是4bit的发送和接收信号,TX_CTL和RX_CTL是复用来传输控制信号的,MDIO和MDC是phy的配置接口。
3、数据和控制信息的复用是通过利用参考时钟的两个边沿并在上升沿发送低 4 位和在下降沿发送高 4 位来完成的。可以使用相同的技术将控制信号多路复用到单个时钟周期中。
4、TX_ERR和TX_EN编码在TX_CTL上,TX_EN在时钟上升沿采样,TX_ERR在时钟下降沿采样,RX_ERR和RX_DV也是一样。
5、为了便于检测 PHY 的链路状态、速度和双工模式,帧间信号将放置在 RXD[3:0] 信号上。
6、CRS和COL放置在 RXD[3:0]信号上。
7、用于实现 10/100 Mbps时,方法是将 100Mbps 操作的时钟速率降低到 25MHz和2.5MHz。TXC由 MAC 生成,RXC由 PHY 生成。 在数据包接收期间,RXC 可以在正脉冲或负脉冲上拉伸,以适应从自由运行时钟到数据同步时钟域的转换。 当 PHY 的速度发生变化时,允许对正脉冲或负脉冲进行类似的拉伸。 在速度转换期间不允许出现时钟故障。以 10M和 100Mbps 的速度运行时,与千兆速度的运行方式完全相同,只是数据可能在适当时钟的上升沿上复制。

8、关于RX_CTL和TX_CTL
RGMII为了节约引脚,把GMII里的RX_DV和RX_ER编码到RX_CTL上,把TX_EN和TX_ER编码到TX_CTL上。两种情况基本一致,以下仅表述RX_CTL的情况。
在RX_CLK的上升沿,采到的RX_CTL为RX_DV;而RX_CLK的下降沿,采到的信号为RX_DV(XOR)RX_ER,协议里为了描述方便,新引入了一个信号叫RX_ERR来描述这个异或表达式的结果。而关于RX_DV和RX_ER的真值表表述的几种状态:有效传输、帧间空闲、传输有误、载波扩展、载波有误与GMII一样,与RX_ERR完全无关。

9、关于MDC和MDIO
在GMII协议里描述了MDC最高支持2.5M,但在网上RGMII资料里,写着MDC最高支持12M,不知道以哪个为准。另外网上的材料描述MDIO需要一个1.5k~10k的上拉,但GMII协议里只有在MDIO可插拔的场景里,需要在PHY侧加上拉,STA侧加上拉,用于做在位检测。文章来源地址https://www.toymoban.com/news/detail-787963.html

到了这里,关于SGMII和RGMII入门学习的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • FPGA纯verilog实现UDP协议栈,sgmii接口SFP光口收发,提供工程源码和技术支持

    目前网上的fpga实现udp基本生态如下: 1:verilog编写的udp收发器,但中间的FIFO或者RAM等调用了IP,或者不带ping功能,这样的代码功能正常也能用,但不带ping功能基本就是废物,在实际项目中不会用这样的代码,试想,多机互联,出现了问题,你的网卡都不带ping功能,连基本的

    2024年02月16日
    浏览(46)
  • FPGA基于1G/2.5G Ethernet PCS/PMA or SGMII实现 UDP 网络视频传输,提供工程和QT上位机源码加技术支持

    没玩过UDP协议栈都不好意思说自己玩儿过FPGA,这是CSDN某大佬说过的一句话,鄙人深信不疑。。。UDP协议栈在实际项目中应用广泛,特别是在医疗和军工行业;本文使用Xilinx的Artix7 FPGA基于1G/2.5G Ethernet PCS/PMA or SGMII实现千兆网UDP视频传输,视频源有两种,分别对应开发者手里有

    2024年02月07日
    浏览(46)
  • FPGA高端项目:SFP光口+UDP通信 1G/2.5G Ethernet PCS/PMA or SGMII替代网络PHY芯片 提供工程源码和技术支持

    目前网上的fpga实现udp基本生态如下: 1:verilog编写的udp收发器,但不带ping功能,这样的代码功能正常也能用,但不带ping功能基本就是废物,在实际项目中不会用这样的代码,试想,多机互联,出现了问题,你的网卡都不带ping功能,连基本的问题排查机制都不具备,这样的代

    2024年02月04日
    浏览(46)
  • FPGA 图像缩放 1G/2.5G Ethernet PCS/PMA or SGMII实现 UDP 网络视频传输,提供工程和QT上位机源码加技术支持

    没玩过UDP协议栈都不好意思说自己玩儿过FPGA,这是CSDN某大佬说过的一句话,鄙人深信不疑。。。本文使用Xilinx的Artix7 FPGA基于1G/2.5G Ethernet PCS/PMA or SGMII实现千兆网UDP视频传输(视频缩放后再传输),视频源有两种,分别对应开发者手里有没有摄像头的情况,一种是使用板载的

    2024年02月08日
    浏览(43)
  • FPGA基于SFP光口实现千兆网UDP通信 1G/2.5G Ethernet PCS/PMA or SGMII替代网络PHY芯片 提供工程源码和技术支持

    目前网上的fpga实现udp基本生态如下: 1:verilog编写的udp收发器,但不带ping功能,这样的代码功能正常也能用,但不带ping功能基本就是废物,在实际项目中不会用这样的代码,试想,多机互联,出现了问题,你的网卡都不带ping功能,连基本的问题排查机制都不具备,这样的代

    2024年02月08日
    浏览(66)
  • FPGA基于SFP光口实现1G千兆网UDP通信 1G/2.5G Ethernet PCS/PMA or SGMII替代网络PHY芯片 提供工程源码和技术支持

    目前网上的fpga实现udp基本生态如下: 1:verilog编写的udp收发器,但不带ping功能,这样的代码功能正常也能用,但不带ping功能基本就是废物,在实际项目中不会用这样的代码,试想,多机互联,出现了问题,你的网卡都不带ping功能,连基本的问题排查机制都不具备,这样的代

    2024年02月08日
    浏览(49)
  • RGMII接口延时问题分析

    问题1:为什么RGMII时钟线和数据线要做延时处理?        由于RGMII的数据传输是根据时钟信号采样获得的,RGMII时钟在1000Mb/s速率下在上升沿和下降沿均进行采样;在100Mb/s速率及10Mb/s速率下,仅在上升沿采样数据位。这就会出现一个问题,在时钟上升沿或下降沿采样时,数据

    2024年02月11日
    浏览(34)
  • 【FPGA】RGMII接口

    目录 1、RGMII 接口概要 2、RGMII 接口介绍 2.1 MII接口 2.2 RMII接口 2.3 GMII接口 2.4 RGMII接口 以太网的通信离不开物理层 PHY 芯片的支持,以太网 MAC 和 PHY 之间有一个接口,常用的接口有MII、 RMII、 GMII、 RGMII 等。 MII (Medium Independent Interface, 媒体独立接口): MII 支持 10Mbps 和 1

    2024年02月02日
    浏览(36)
  • RGMII时序约束

    RGMII是以太网MAC连接PHY的一种接口,可以实现10/100/1000M网络速度,在FPGA系统中比较常见。RGMII在1000M模式下是双沿采样,而且要求采样端是center-aligned,所以其时序约束是比较复杂的。 下面分TX和RX来描述其时序约束应该怎么写。 TX: 通常的做法是使用ODDR实现双沿采样时序,如

    2024年02月11日
    浏览(41)
  • 以太网知识-GMII / RGMII接口

    今天和海翎光电的小编一起分析MII/RMII/SMII,以及GMII/RGMII/SGMII接口的信号定义,及相关知识,同时小编也对RJ-45接口进行了总结,分析了在10/100模式下和1000M模式下的连接方法。 GMII 接口分析 GMII接口提供了8位数据通道,125MHz的时钟速率,从而1000Mbps的数据传输速率。下图定义

    2024年02月08日
    浏览(42)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包