UART 串口通信

这篇具有很好参考价值的文章主要介绍了UART 串口通信。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

第18.1讲 UART串口通信原理讲解_哔哩哔哩_bilibili

并行通信

一个周期同时发送8bit的数据,占用引脚资源多

uart串口通信,# FPGA 开发,FPGA,fpga开发

串行通信

uart串口通信,# FPGA 开发,FPGA,fpga开发

串行通信的通信方式:

  • 同步通信

同一时钟下进行数据传输

uart串口通信,# FPGA 开发,FPGA,fpga开发

  • 异步通信

发送设备和接收设备的时钟不同

但是需要约束波特率(1s内传输的bit数)

uart串口通信,# FPGA 开发,FPGA,fpga开发

串行通信的传输方向:

uart串口通信,# FPGA 开发,FPGA,fpga开发

常见串行通信接口

uart串口通信,# FPGA 开发,FPGA,fpga开发

UART

UART(universal asynchronous receiver-transmitter):通用异步收发传输器

异步串行通信

功能:

  • 发送数据时将并行数据转换为串行数据进行传输
  • 接收数据时将串行数据转换为并行行数据进行传输

协议层

数据格式

uart串口通信,# FPGA 开发,FPGA,fpga开发

校验位:奇偶校验

UART使用两根信号线实现,一根用于串口发送,另一根负责串口接收

传输速率 波特率

串口通信的速率用波特率表示,它表示每秒传输的二进制数据的位数,单位为bps(位/秒)

9600 19200 38400…

1s=109ns1 s = 10^9 ns 1s=109ns

假设波特率是115200 bit/s

那么发送一个bit需要 10910^9109/ 115200 ns

当频率为50Hz的时候,一个周期为 20 ns

发送一个bit需要的周期数为: 109/115200/2010^9/115200/20109/115200/20= 434

拉低的起始位,拉高的数据为,校验位,停止位都需要434个周期

物理层:接口标准

uart串口通信,# FPGA 开发,FPGA,fpga开发

负逻辑电平:

1对应负电压,0对应正电压

3线:TX RX GND

差分传输:

uart串口通信,# FPGA 开发,FPGA,fpga开发

RS232

uart串口通信,# FPGA 开发,FPGA,fpga开发

DB9接口定义

uart串口通信,# FPGA 开发,FPGA,fpga开发

USB接口

uart串口通信,# FPGA 开发,FPGA,fpga开发

Data -/+ 差分信号

实验

实验任务

开发板与上位机通过串口通信,完成数据环回实验

uart串口通信,# FPGA 开发,FPGA,fpga开发

程序设计

uart串口通信,# FPGA 开发,FPGA,fpga开发

串口接收、发送:

uart串口通信,# FPGA 开发,FPGA,fpga开发

uart_recv

串行转并行

module uart_recv (
    input               clk,
    input               rst,

    input               uart_rxd,
    output reg [7:0]    uart_data,
    output reg          uart_done
);



// 抓取接收信号下降沿(获取数据接收的标志)
reg uart_rxd_cur, uart_rxd_pre;
wire start_flag;
assign start_flag = ~uart_rxd_cur & uart_rxd_pre;
always @(posedge clk or posedge rst) begin
    if(rst) begin
        uart_rxd_cur <= 1'b0;
        uart_rxd_pre <= 1'b0;
    end
    else begin
        uart_rxd_cur <= uart_rxd;
        uart_rxd_pre <= uart_rxd_cur;
    end
end

// 定义常量
parameter CLK_FREQ = 50000000;
parameter UART_BPS = 115200;
// 不可更改的常量
localparam BPS_CNT = CLK_FREQ / UART_BPS;

reg rx_flag;
reg [3:0] rx_cnt;
reg [8:0] clk_cnt;


always @(posedge clk or posedge rst) begin
    if(rst)
        rx_flag <= 1'b0;
    else begin
        if(start_flag)
            rx_flag <= 1'b1;
        else if(rx_cnt == 4'd9 && (clk_cnt == BPS_CNT/2))
            // 8个bit数据传输完成,且经过半个波特的停止位
            rx_flag <= 1'b0;
        else
            rx_flag <= rx_flag;
    end
end

// clk_cnt 计数
always @(posedge clk or posedge rst) begin
    if(rst)
        clk_cnt <= 1'b0;
    else if(rx_flag) begin
        if(clk_cnt < BPS_CNT - 1)
            clk_cnt <= clk_cnt + 1'b1;
        else
            clk_cnt <= 9'd0;
    end
    else
        clk_cnt <= 9'b0;
end

// rx_cnt 根据 clk_cnt 计数
always @(posedge clk or posedge rst) begin
    if(rst)
        rx_cnt <= 4'd0;
    else if(rx_flag) begin
        if(clk_cnt == BPS_CNT - 1)
            rx_cnt <= rx_cnt + 1'b1;
        else
            rx_cnt <= rx_cnt;
    end
    else
        rx_cnt <= 4'b0;

end

// 在中间值的时候赋值
reg [7:0] rx_data; // 临时寄存器(寄存数据)
always @(posedge clk or posedge rst) begin
    if(rst)
        rx_data <= 8'd0;
    else if(rx_flag) begin
        if(clk_cnt == BPS_CNT / 2) begin
            rx_data[rx_cnt - 4'b1] <= uart_rxd_pre;
        end
        else
            rx_data <= rx_data;
    end
    else
        rx_data <= 8'd0;
end

// 设置输出数据uart_data和输出完成信号uart_done
always @(posedge clk or posedge rst) begin
    if(rst) begin
        uart_data <= 8'd0;
        uart_done <= 1'b0;
    end
    else if(rx_cnt == 4'd9) begin
        uart_data <= rx_data;
        uart_done <= 1'b1;
    end
    else begin
        uart_data <= 8'd0;
        uart_done <= 1'b0;
    end
end

endmodule

uart_send

并行转串行

module uart_send (
    input   clk,
    input   rst,

    input   uart_en,
    input   [7:0] uart_din,
    output  reg uart_txd,
    output  uart_rx_busy
);

// 抓取uart_en上升沿
reg uart_en_pre, uart_en_cur;
wire en_flag;
assign en_flag = ~uart_en_pre & uart_en_cur;

always @(posedge clk or posedge rst) begin
    if(rst) begin
        uart_en_pre <= 1'b0;
        uart_en_cur <= 1'b0;
    end
    else begin
        uart_en_cur <= uart_en;
        uart_en_pre <= uart_en_cur; 
    end
end

reg [7:0] tx_data;
reg tx_flag;
reg [3:0] tx_cnt;
reg [8:0] clk_cnt;
// 定义常量
parameter CLK_FREQ = 50000000;
parameter UART_BPS = 115200;
// 不可更改的常量
localparam BPS_CNT = CLK_FREQ / UART_BPS;
// 写信号忙
assign uart_rx_busy = tx_flag;

// clk_cnt 计数
always @(posedge clk or posedge rst) begin
    if(rst)
        clk_cnt <= 1'b0;
    else if(tx_flag) begin
        if(clk_cnt < BPS_CNT - 1)
            clk_cnt <= clk_cnt + 1'b1;
        else
            clk_cnt <= 9'd0;
    end
    else
        clk_cnt <= 9'b0;
end

// tx_cnt 根据 clk_cnt 计数
always @(posedge clk or posedge rst) begin
    if(rst)
        tx_cnt <= 4'd0;
    else if(tx_flag) begin
        if(clk_cnt == BPS_CNT - 1)
            tx_cnt <= tx_cnt + 1'b1;
        else
            tx_cnt <= tx_cnt;
    end
    else
        tx_cnt <= 4'b0;

end

always @(posedge clk or posedge rst) begin
    if(rst) begin
        tx_flag <= 1'b0;
        tx_data <= 8'd0;
    end
    else begin
       if(en_flag) begin    // 写使能
            tx_flag <= 1'b1;    // 写标志
            tx_data <= uart_din; // 暂存数据
       end
       else if(tx_cnt == 4'd9 && clk_cnt == (BPS_CNT-BPS_CNT/16)) begin
            // 传输结束
            tx_flag <= 1'b0;
            tx_data <= 8'd0;
       end
       else begin
            tx_flag <= tx_flag;
            tx_data <= tx_data;
       end
    end
end

// uart_txd 传输数据
always @(posedge clk or posedge rst) begin
    if(rst)
        uart_txd <= 1'b1;
    else if(tx_flag) begin
        if(tx_cnt == 4'd0) uart_txd <= 1'b0; // start bit拉低
        else if(tx_cnt == 4'd9) uart_txd <= 1'b1; // stop bit拉低
        else uart_txd <= tx_data[tx_cnt - 4'b1]; // 传输数据(cnt比bit位计数多1)
    end
    else uart_txd <= 1'b1;
end




endmodule

uart_loopback_top

三个模块对应信号连接

module uart_loopback_top(
    input  sys_clk,
    input  sys_rst,

    input  uart_rxd,
    output uart_txd
);

wire uart_en;
wire [7:0] uart_din;
wire [7:0] uart_data;
wire uart_done;
wire uart_rx_busy;

uart_recv uart_recv_u(
    .clk        (sys_clk),
    .rst        (sys_rst),
    .uart_rxd   (uart_rxd),
    .uart_data  (uart_data),
    .uart_done  (uart_done) 

);

uart_send uart_send_u(
    .clk            (sys_clk),
    .rst            (sys_rst),
    .uart_en        (uart_en),
    .uart_din       (uart_din),
    .uart_txd       (uart_txd),
    .uart_rx_busy   (uart_rx_busy)
);

uart_loop uart_loop_u(
    .clk         (sys_clk),
    .rst         (sys_rst),
    .recv_done   (uart_done),
    .recv_data   (uart_data),
    .tx_busy     (uart_rx_busy),
    .send_en     (uart_en),
    .send_data   (uart_din)
);

endmodule

约束

create_clock -period 20.000 -name clk [get_ports {sys_clk}]

#Clock signal
set_property -dict { PACKAGE_PIN L16   IOSTANDARD LVCMOS33 } [get_ports { sys_clk }];

#Buttons
set_property -dict { PACKAGE_PIN R18   IOSTANDARD LVCMOS33 } [get_ports { rst }];

set_property -dict { PACKAGE_PIN B12   IOSTANDARD LVCMOS18 } [get_ports { uart_rxd }];
set_property -dict { PACKAGE_PIN C12   IOSTANDARD LVCMOS18 } [get_ports { uart_txd }];

这里的约束找不到对应的 zybo 开发板的,并没有跑起来文章来源地址https://www.toymoban.com/news/detail-788534.html

到了这里,关于UART 串口通信的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • (五)零基础学懂FPGA中的串口通信(UART)

    此篇为专栏 《FPGA学习笔记》 的第五篇,记录我的学习FPGA的一些开发过程和心得感悟,刚接触FPGA的朋友们可以先去此专栏置顶 《FPGA零基础入门学习路线》来做最基础的扫盲。 本篇内容基于笔者实际开发过程和正点原子资料撰写,将会详细讲解此FPGA实验的全流程, 诚挚 地

    2024年02月04日
    浏览(50)
  • FPGA开发基础篇之一(接口篇)UART串口

    写在前面 从本文开始,将连载fpga开发基础知识,将这几年浅显的fpga开发经验整理出来,一是梳理一下这几年给别人做fpga的经历,同时也是分享给大家,也希望大牛批评指正。 一、UART串口通信基本概念 串口通信是非常基本且应用十分广泛的低速通信接口,无论是在dsp、单片

    2024年02月02日
    浏览(60)
  • FPGA实战 -- UART --- 实现串口回环(加FIFO)

    FPGA基础 – 通信协议 — 了解UART以及电脑串口环境准备 咱们上一文章学过了UART的基础,已经初步了解了协议的基础知识和时序要求,接下来就是将学到的写出东西来,本文通过上位机的串口助手发送数据,FIFO将数据在RX和TX之间进行传递,并且传递回上位机的串口助手,修改

    2024年02月20日
    浏览(41)
  • 基于FPGA的超声波测距——UART串口输出

    环境: 1、Quartus18.0 2、vscode 3、板子型号:EP4CE10F17C8 4、超声波模块:HC_SR04 要求: 使用 EP4CE10F17C8开发板驱动 超声波检测模块(HC_SR04 ),并将所测得数据显示到串口助手上。 HC-SR04超声波测距模块可提供2cm-400cm的非接触式距离感测功能,测距精度可达高到3mm;模块包括超声波发

    2024年02月14日
    浏览(44)
  • 【FPGA协议篇】UART通信及其verilog实现(代码采用传参实现模块通用性,适用于快速开发)

    ​ 即通用异步收发器(Universal Asynchronous Receiver/Transmitter),是一种 串行、异步、全双工 的通信协议。特点是通信线路简单,适用于远距离通信,但传输速度慢。 数据传输速率:波特率(单位:baud,波特) 常见波特率有:1200、2400、4800、19200、38400、57600等,最常用的是9600和11520

    2024年02月05日
    浏览(45)
  • FPGA_数码管显示UART串口接收的数据

          实验目标 :通过电脑调试助手向FPGA的UART串口接收模块发送数据,然后数据可以稳定显示 在数码管上。       实验目的 : 练习UART串口模块和数码管的使用。之前已经有文章详细讲解了串口和数码管的开发,故这里直接提供设计思路供大家参考。 (串口文章链接)ht

    2024年02月13日
    浏览(46)
  • 【FPGA学习】状态机实现UART通信

      在之前的文章中【FPGA学习】实例一、Cyclone IV串口通信(RS232)我们已经能够采用波形图的方法,实现9600bps的Uart通信。近期笔者在整理了状态机和计数器组合的设计方法以后,对状态机的设计又有了新的感悟和体会,所以又把经典的RS232协议拉出来当状态机的例子练手了哈哈

    2023年04月11日
    浏览(41)
  • 详解UART通信协议以及FPGA实现

      从《浅谈UART,TTL,RS-232,RS-485的区别》这篇文章,我们知道了UART是一种串行、异步、全双工的通信协议,属于协议层;传输过程一般采用RS-232,RS-485电平标准,将所需传输的数据一位接一位地传输;整体传输框架如下:   串口通信由发送端和接收端构成,两根信号线

    2024年04月28日
    浏览(36)
  • FPGA实现UART通信(1)---发送数据

    1、基本概念 通用异步收发传输器,是一种异步收发传输器,在发送数据通过将并行数据转换成串行数据进行传输,在接收数据时将串行数据转换成并行数据。 串行通信分为同步串行通信和异步串行通信。同步串行通信即需要时钟的参与,通信双方需要在同一时钟的控制下,

    2024年02月04日
    浏览(43)
  • FPGA串行通信(UART,IIC,SPI)

    此篇为学习正点原子FPGA课程总结 串行/并行通信 串行通信即收发双方通过单根线进行数据传输,发送方有并转串逻辑,接收方有串转并逻辑。优点是占用IO少,成本低,缺点是速率低。 并行通信一次用多根数据线传输。优点是速度快,缺点是占用IO多,成本高。 单工/半双工

    2024年02月04日
    浏览(50)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包