VCS学习笔记(二)

这篇具有很好参考价值的文章主要介绍了VCS学习笔记(二)。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

前言

VCS仿真分两步法和三步法,两步法包含:Compiling、Simulating;三步法包含:Analyzing、Elaborating、Simulating。
两步法只支持Verilog和systemVerilog语言编写的工程,不支持带vhdl语言的工程编译。三步法支持VHDL、Verilog和混合HDL编译。本文阐述三步法仿真方式:

Analyzing

VCS提供了vhdlan和vlogan可执行文件,用于analyze VHDL代码和verilog代码,并将分析后的中间文件存储到设计中或者工作库中。
默认情况下,vhdlan选项与VHDL-93兼容,vlogan与Verilog-2000兼容。可以使用vhdlan的-vhdl87选项切换到VHDL-87。类似地,可以分别使用-vhdl02或-vhdl08选项切换到VHDL 2002或VHDL 2008。可以使用vlogan的选项-sverilog 切换到SystemVerilog模式。语法如下:

% vlogan [vlogan_options] <Verilog_source_filename>
% vhdlan [vhdlan_options] <VHDL_filename_list>
vlogan option 含义
-help 显示最常用的编译时和运行时选项的简洁描述
-location 显示vlogan安装路径
-notice 启用详细诊断消息
-V 启用警告消息并显示每个命令使用的时间
-uc 屏蔽Synopsys版权消息
-q 屏蔽编译信息
-full64 使用64位模式编译和仿真
-kdb 使能生成verdi KDB 数据库
+v2k 启用Verilog 2001架构(默认自2012.09起)
-sverilog 启用SystemVerilog源代码分析
+error+count 设置 VCS 详细说明错误计数限制。默认情况下,VCS 在达到 10 个错误后停止细化。
-timescale=time_unit/time_precision 仿真时间单位和精度
-work<VHDL_logical_library> 指定创建VERILOG目录并在与此逻辑库关联的物理目录中写入中间文件,该目录也可在synopsys_sim.setup文件中指定
-lca 此功能是有限的客户可用性(LCA)。有限客户可用性(LCA)功能是特定功能可用的功能。根据客户反馈并满足所需的功能完成标准,这些功能将准备好进行一般发布
+define+macro 定义文本宏。使用“ifdef编译器指令”在Verilog源代码中测试此定义
-l <filename> 指定VCS记录编译消息和运行时消息的日志文件(如果包含-R选项)
-f <filename> 指定包含源文件路径名列表和所需分析选项的文件,文件列表内的注释可以使用 “//” 或者 “/* */”,"filename"不允许超过1024个字符
-v <library_file> 指定用于搜索模块定义的Verilog库文件
-y <library_directory> 指定用于搜索模块定义的Verilog库目录。将此选项与+libext+扩展名一起使用
+libext+extension+ 指定VCS仅搜索库目录中具有指定文件扩展名的文件。可以指定多个扩展名,用加号(+)字符分隔扩展名。例如+libext+.v+.V+指定在库中搜索扩展名为.V或.V的文件。将文件扩展名添加到此选项的顺序不会指定VCS搜索库中具有这些文件扩展名的文件的顺序
+incdir+directory 指定包含使用“包含编译器”指令指定的文件的目录。可以指定多个目录,用“+”字符分隔每个路径名
-ignore keyword_argument 根据指定的关键字参数抑制警告消息
+delay_mode_path 仅使用指定块中模块路径延迟中的延迟规格。将所有门、开关和连续分配的所有延迟规格覆盖为零
+delay_mode_zero 删除所有门、开关、连续分配和模块路径上的延迟规格
-top 用于指定描述顶层配置或设计模块

Elaboration

vcs命令执行设计的编译/细化,并创建模拟可执行文件。默认情况下生成并使用编译的事件代码。生成的模拟可执行文件simv可用于运行多个模拟。语法如下:

% vcs [libname.]design_unit [options]

其中:[libname.]design_unit 指要仿真的design_unit,默认使用WORK库。design_unit是仿真的module名。

option选项 含义
-h/-help 列出最常用的VCS编译和运行时选项的说明
-mcg 在VCS后端启用混合代码生成模型。部分代码由可用的C编译器进行了积极优化
-licqueue 获取VCS license,直到找到为止。如果有多个jobs要求许可证,那么这些作业中的任何一个都会获得许可证(类似于旧的或不推荐使用的选项+vcs+lic+wait)
-full64 使用64位模式编译和仿真
-kdb 使能生成verdi KDB 数据库
-timescale=time_unit/time_precision 仿真时间单位和精度
+notimingcheck 禁止 VCS 在编译中忽略设计的时序检查系统任务。 此选项可以适度提高仿真性能。 这种改进的程度取决于 VCS 忽略的时序检查的数量。 您还可以在运行时使用此选项在 VCS 将它们编译到可执行文件后禁用这些时间检查
+error+< count > 设置 VCS 详细说明错误计数限制。默认情况下,VCS 在达到 10 个错误后停止细化
-debug_access+f 用于将值写入(存入)寄存器和变量,以及将值强制写入寄存器、变量和网络
-debug_access+r 在部分调试读取模式下编译/细化设计
-debug_access+all 在完全调试模式下编译/细化设计
-debug_region 为 -debug_access 功能指定设计区域
+plusarg_save 一些运行时选项必须在 +plusarg_save 选项之前,以便 VCS 将它们编译成可执行文件
-deraceclockdata 使用时钟数据分辨率可确保始终对数据的先前值进行采样。可以显著提高验证效率。 在迁移到新版本或修改提供给 VCS 命令行的选项时,不会因为触发器而导致仿真不匹配
+optconfigfile 可选项, 指定使用配置文件将 Radiant Technology 优化应用于部分设计
-Mupdate[=0] 默认情况下,VCS会在编译之间覆盖生成文件。如果希望在两次编译之间保留生成文件,请使用0参数输入此选项。输入此参数而不输入0参数,将指定默认条件、增量编译和更新生成文件。

Simulation

Elaboration过程中,VCS使用生成的中间文件创建一个二进制可执行文件simv。可以使用simv运行模拟。根据设计的详细说明,可以使用以下两种模式运行仿真:交互模式和批处理(batch)模式。
交互模式(调试模式):支持交互模式下的仿真,需要在Elaboration 时使用-debug_access+r, -debug_access+all选项;
批处理模式:使用-debug_access选项会降低运行性能,仅当需要debug时,选用该选项;
仿真语法如下:
./simv [ runtime_options]

option选项 含义
-cg_coverage_control=0/1 使能(1)或禁止(0)覆盖率分析
+ntb_random_seed 设置顶层随机数生成器开始时的值
-assert < assertion_name > 在整个设计中基于"名称"的通配符匹配禁用断言
+vcs+stop+time 指定停止仿真的时间,时间值不大于2**32
+vcs+finish+time 指定结束仿真的时间,时间值不大于2**32
-l filename 指定log文件的存放位置
-q 安静模式;禁止显示VCS标题和摘要信息。在模拟开始时抑制专有消息,在结束时抑制VCS模拟报告(时间、CPU时间、数据结构大小和日期)。在模拟开始时抑制SystemC BMI警告和注释
-V 详细模式;显示VCS版本和扩展摘要信息。在模拟开始时显示VCS编译和运行时版本号以及版权信息
+vcs+nostdout 仅对设计的Verilog部分禁用VCS的所有文本输出,包括来自 m o n i t o r 和 monitor和 monitordisplay的消息和文本以及其他系统任务。如果包含-l选项,VCS仍会将此输出写入日志文件
+no_notifier 禁止切换作为系统定时检查的可选参数的通知程序寄存器,定时检查违规的报告不受影响,这也是一个编译时选项
+notimingcheck 禁止时序检查,+notimingcheck选项的优先级高于UCLI中的任何tcheck命令。
+no_tchk_msg 禁用定时冲突的显示,但不会禁用定时检查中通知程序寄存器的切换,这也是一个编译时选项
+vcs+lic+wait 如果作业启动时没有可用的网络许可证,则等待网络许可证
-licwait timeout 启用许可证队列,其中timeout是VCS在最终退出之前等待许可证的时间(以分钟为单位)
-f filename 在文件中指定用户定义的运行时选项
+vcs+ignorestop 忽略源代码中的$stop系统任务
-ucli 使用UCLI

简单VCS仿真makefile文件

SIMFILE := ./simfiles.f
TB_TOP := tb_top
DEFINE := SIM+DEBUG

comp:
	-mkdir -p sim_log
	-vlogan -V -nc -sverilog -full64 -kdb -skip_translate_body -timescale=1ps/1ps -lca\
		+librescan +v2k +systemverilogext+.sv \
		+define+${DEFINE} \
		-f ${SIMFILE} \
		-l ./sim_log/vlogan.log

elab:
	-vcs -top ${TB_TOP} \
		-licqueue -full64 -timescale=1ps/1ps -notice \
		 -debug_acc+all+dmptf -debug_region+cell+encrypt -debug_access+idents_db

sim:
	-./simv -lca  -debug_access \
		+no_notifier +notimingcheck +nospecify \
		-cm line+cond+fsm+tgl+path+branch -cm_dir ./simv.db.vdb -cm_cond allops \
		-ucli -do ./do.ucli +fsdb+gate=off +fsdb+all=on +fsdb+dump_log=off \
		-l test_srun.log

simfiles.f文件示例:

+incdir+/dut
+incdir+/sim_tb
+incdir+.
-sverilog /dut/dut.v
-sverilog /sim_tb/tb.v

do.ucli文件示例:文章来源地址https://www.toymoban.com/news/detail-789235.html

fsdbDumpfile tb_top.fsdb
fsdbDumpvars 0
fsdbDumpSVA
run
quit

到了这里,关于VCS学习笔记(二)的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • FPGA 学习笔记:Vivado 工程更改FPGA 型号

    FPGA 不同系列,型号有些区别,并且不同型号FPGA 工程生成的 bit 文件,无法下载 当前最好的方式是每个型号都重新创建一个工程,不过这样多少有点繁琐,Vivado可以更改FPGA型号 设置里面,可以查看当前的FPGA型号 也可以通过【Window】 - 【Project Summary】,查看当前工程的FPGA

    2024年02月11日
    浏览(40)
  • FPGA — FIFO学习笔记

    使用软件: Vivado 参考文档 :FIFO Generator v13.2 FIFO(Fist In Fist Out),即为先进先出,常被用于数据的缓存或高速异步数据的交互,与普通存储器区别是没有外部读写地址线,使用简单,缺点是只能顺序写入数据,顺序的读出数据,其数据地址由内部读写指针自动加1完成,不能像

    2024年02月16日
    浏览(37)
  • FPGA学习笔记

    FPGA(Field Programmable Gate Array)现场可编程逻辑门阵列,ASIC(Application Specific Integrated Circuit)即专用集成电路。 比速度 相同的工艺和设计,在FPGA上的速度应该比ASIC跑得慢。因为FPGA内部是基于通用的结构,也就是LUT(lookuptable),它可以实现加法器,组合逻辑等等,而ASIC,一般

    2024年02月11日
    浏览(32)
  • FPGA学习笔记(2)

    程序语句 assign assign 语句是连续赋值语句,一般是将一个变量的值不间断地赋值给另一变量,格式一般为:         assign a = b (逻辑运算符)c…; assign 语句的功能属于组合逻辑的范畴,应用范围可以概括为一下几点: (1)持续赋值; (2)连线; (3)对 wire 型变量赋值

    2024年02月08日
    浏览(30)
  • 学习FPGA之四:FPGA开发方法

            FPGA是一个很特殊的芯片,可能在2个月前,我还对它一无所知。我们熟知的芯片都是CPU,GPU,或者知道ASIC的概念。但实际上,FPGA已经走过了30个年头,它目前已经成为一个包含各种先进电路,逻辑单元,接口,芯片封装,制造等技术的“集大成者”。在硬件不断发

    2024年02月06日
    浏览(54)
  • FPGA学习笔记——FIFO读写

    【实验任务】向FIFO中以50MHz的频率按顺序写入0~254,再从FIFO中以5Hz的频率按顺序读出0~254,输出到LED中点亮。 FIFO全称为“First-In-First-Out”,是FPGA内部的存储数据的缓冲器,读写数据具有先入先出的特点,与数据结构中的“队列”有异曲同工之妙。 本博客例化紫光同创官方提

    2024年02月15日
    浏览(34)
  • FPGA学习笔记(3):FIFO

    FIFO是First Input First Output的英文简写 代表先进的数据先出 ,后进的数据后出。 FIFO存储器是系统的缓冲环节,如果没有FIFO存储器,整个系统就不可能正常工作。 FIFO的功能可以概括为 (1)对连续的数据流进行缓存,防止在进机和存储操作时丢失数据; (2)数据集中起来进行

    2024年01月19日
    浏览(38)
  • 《FPGA至简设计原理与应用》学习笔记1 —— FPGA基础

    视频:https://www.bilibili.com/video/BV14K4y1u7kH/ 资料:https://www.aliyundrive.com/s/E9H7Mc5hqhu FPGA是什么东西? FPGA全称Field-Programmable Gate Array,即现场可编程门阵列 简而言之FPGA是一个可以通过 编程 来 改变内部结构 的芯片。 如果要实现相应的功能,需要通过编程即使用硬件描述语言进行

    2024年02月08日
    浏览(46)
  • FPGA — BRAM学习笔记—读写操作

    使用软件: Vivado 开发板: EGO1采用Xilinx Artix-7系列XC7A35T-1CSG324C FPGA BRAM 即块 RAM, 是 FPGA 的固有硬件资源。 另一种形式的 RAM 是分布RAM(Distribution RAM), 是由 FPGA 逻辑资源查找表 LUT 拼起来的 。这两种 RAM 最本质的区别是 块RAM 默认输入有寄存器 ,所以它在读、写使能信号后的 下个

    2024年02月01日
    浏览(72)
  • FPGA学习笔记(6)——串、并转换

    74HC595芯片 图1 功能框图 图2 芯片引脚图 图3 引脚功能图 引脚定义: SHCP Input 移位寄存器时钟 STCP Input 存储寄存器使能 MR_n Input 复位信号,低电平有效 DS Input 输入串行信号 Q[7:0] Output 输出并行信号 Q7S Output 输出串行信号 图4 时序图 时序图说明: 1. 蓝色虚线表示SHCP的时钟上升

    2023年04月15日
    浏览(24)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包