Verilog语法——6.测试文件使用for和random语句进行赋值

这篇具有很好参考价值的文章主要介绍了Verilog语法——6.测试文件使用for和random语句进行赋值。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

参考资料
【明德扬_verilog零基础入门语法HDL仿真快速掌握-手把手教你写FPGA/ASIC代码设计流程中的应用】

6. 测试文件使用for和random语句进行赋值

6.1 for语句的使用

  • 题目要求:
    Verilog语法——6.测试文件使用for和random语句进行赋值,FPGA,fpga开发
  • 涉及到for语句的赋值语句:
//之前要先定义一个integer i
integer i;

//for赋值语句开始
for(i = 0;i < 99;i = i + 1)begin
	din 	= (i==0) ?0:(din + 1);
	din_sop = (i==0) ?1:0;
	din_eop = (i==99)?1:0;
	din_vld = 1;
	din_err = 0; 
	#(CYCLE*1);//需要根据实际情况,放到for循环末尾或者最开始
end

小贴士

  1. verilog不支持c/c++中的自增语句i++,因此只能写成i=i+1
  2. for语句应该用在initial begin(…) end中,此处只展示关键代码

6.2 random语句的使用

6.2.1 random语句产生随机数

  • 题目要求

Verilog语法——6.测试文件使用for和random语句进行赋值,FPGA,fpga开发

  • 含random语句产生随机数的代码
//之前要先定义一个integer i和长度变量,设置长度符合题目条件
integer i;
reg[6:0] len;

//对len长度变量进行规约
len = $random;//len是7位2进制数,范围是0-127,因此随机数范围也是0-127
len = len % 99;//mod操作,len只能取0-98之间的数
//len取0-98,下面取len+2的值,那么真实长度值的范围即2-100

//for赋值语句开始
for(i = 0;i < (len+2);i = i + 1)begin
	din 	= $random;
	din_sop = (i==0) ?1:0;
	din_eop = (i==(len+1))?1:0;
	din_vld = 1;
	din_err = 0; 
	#(CYCLE*1);//需要根据实际情况,放到for循环末尾或者最开始
end

使用random生成随机数,关键在于如何生成指定范围内的随机数,上述代码提供了较好的思路:

  1. 例如生成随机数,要求范围在n~m
  2. 计算偏移后从0开始的范围,即0~m-n
  3. 生成随机数len,对m-n+1取余,则len的范围就在0-m-n
  4. len+n的范围就是n~m,符合要求

6.2.2 random语句产生随机概率

  • 题目要求
    Verilog语法——6.测试文件使用for和random语句进行赋值,FPGA,fpga开发
  • 含random语句产生随机概率的代码
//之前要先定义一个integer i和长度变量,设置长度符合题目条件
integer i;
integer J;
reg[2:0] sop_rand;
reg[2:0] eop_rand;
reg[4:0] err_rand;
reg[6:0] len_rand;
reg[1:0] gap_rand;

initial begin
	//赋初值
		din = 0;
	din_sop = 0;
	din_eop = 0;
	din_vld = 0;
	din_err = 0;
	#(CYCLE*RST_TIME);
	#(10*CYCLE);

	for(j=0;j<100;j=j+1)begin
		sop_rand = $random;
		eop_rand = $random;
		err_rand = $random;
		//对len_rand长度变量进行规约
		len_rand = $random;
		//for赋值语句开始
		for(i = 0;i < (len_rand+1);i = i + 1)begin
			din 	= $random;
			din_sop = (i==0 	  && sop_rand != 0) ? 1:0;
			din_eop = (i==len_rand && eop_rand != 0) ? 1:0;
			din_vld = 1;
			din_err = (i==len_rand && err_rand != 0) ? 1:0; 
			#(CYCLE*1);//需要根据实际情况,放到for循环末尾或者最开始
		end
			din = 0;
		din_sop = 0;
		din_eop = 0;
		din_vld = 0;
		din_err = 0;
		gap_rand = $random;
		for(i=0;i<gap_rand;i=i+1)begin
			#(CYCLE*1)
		end
	end
end

6.3 总结

注意文章来源地址https://www.toymoban.com/news/detail-798571.html

  • for和random语句只能在测试文件中使用,设计文件中禁止使用

到了这里,关于Verilog语法——6.测试文件使用for和random语句进行赋值的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • Verilog中forever、repeat、while、for四类循环语句(含Verilog实例)

            当搭建FPGA逻辑时,使用循环语句可以使语句更加简洁易懂,Verilog中存在四类循环语句,如标题,几种循环语句的具体介绍和用法如下: (1)forever:连续的执行语句         语法格式:foreverstatement         forever循环语句常用于产生周期性的 时钟波形 作为仿真

    2024年02月13日
    浏览(42)
  • Verilog循环语句(for、while、foever和repeat)

    本文主要介绍verilog常用的循环语句,循环语句的用途,主要是可以多次执行相同的代码或逻辑。 verilog的循环语句主要有:for循环、while循环、foever循环和repeat循环。 注意注意,for循环在正式FPGA设计中部分情况下可综合,其余几个循环语句均不可综合,主要用于testbench。 f

    2024年02月04日
    浏览(49)
  • 【python】Python基础语法详细教程以及案例教学之 while循环语句、while语句嵌套应用、for循环语句、for语句嵌套应用、循环中断

    目录  前言 一、while循环的基础语法  1)什么是while语句?  2)如何具体实现while语句? 二、while循环的基础案例 1)案例一:  2)案例二: 三、while循环的嵌套应用 1)学习目标: 2)什么是while循环的嵌套 3)如何实现while嵌套? 四、while循环的嵌套案例 1)学习目标 2)补充

    2024年01月25日
    浏览(61)
  • 【Python入门篇】——Python中循环语句(for循环的基础语法)

    作者简介: 辭七七,目前大一,正在学习C/C++,Java,Python等 作者主页: 七七的个人主页 文章收录专栏: Python入门,本专栏主要内容为Python的基础语法,Python中的选择循环语句,Python函数,Python的数据容器等。 欢迎大家点赞 👍 收藏 ⭐ 加关注哦!💖💖 除了while循环语句外

    2024年02月06日
    浏览(49)
  • 学习如何独立的使用Modelsim进行仿真验证?——编写verilog文件并查看仿真波形

    本篇记录如何独立的使用Modelsim进行仿真,便于之后查看。 Modelsim独立仿真的步骤: 创建工作文件夹——编译设计文件——导入及运行仿真——调试结果 具体的: 1、新建一个工程 指定工程名称、路径和默认库名称。一般情况下,设定Default Library Name默认库名称为work。 指定的

    2023年04月08日
    浏览(42)
  • m基于FPGA的Hamming汉明编译码verilog实现,包含testbench测试文件,不使用IP核

    目录 1.算法仿真效果 2.算法涉及理论知识概要 2.1 Hamming编码过程 2.2 Hamming解码与纠错 2.3 FPGA实现 3.Verilog核心程序 4.完整算法代码文件 本系统进行了Vivado2019.2平台的开发,测试结果如下:        在现代数字通信和存储系统中,错误检测和纠正(Error Detection and Correction, EDC)机

    2024年01月23日
    浏览(37)
  • Jmeter-BeanShell脚本中for循环里面使用random随机数函数,每次生成的都一样

    预想的是每次循环生成的随机数不一样,但实际使用Random函数生成的是重复的。 以下是部分原代码: 生成的updateList为: [{“id”:235214718648462,“dataId”:null,“data”:6708,“type”:“number”}, {“id”:318239582208002,“dataId”:333989510397954,“data”:6708,“type”:“number”}, {“id”:33398948

    2024年01月20日
    浏览(55)
  • VSCODE-Verilog开发插件/(代码格式化+Verilog文件树显示+一键例化+UCF转XDC+代码错误检查+语法高亮)

    VSCODE插件,可实现功能: 变量对齐 逗号对齐 括号对齐 快捷键:CTRL + L 例化的代码自动复制到剪切板 快捷键:ctrl+shift+p :输入 Convert_instance 正常顺序转换 可实现序号的从小到大的排列 快捷键:ctrl+shift+p :输入 Convert UCF to XDC NORMAL ORDER 或 Convert UCF to XDC SORT ORDER ucf, xdc, do, tcl 语法

    2024年03月10日
    浏览(50)
  • Spring Test中使用MockMvc进行上传文件单元测试时,报NullPointerException

    问题 : MockMvc peform在集成测试中返回nullPointerException 原因 : springboot-2.x版本以上,当你添加依赖spring_boot_starter_test后,可以在内部看到自带了jupiter测试核心模块,也就是 junit5,junit5(jupiter测试引擎)不再支持junit4(vintage测试引擎),在使用时自然不再需要spring来提供了,

    2024年02月14日
    浏览(45)
  • Verilog语法学习——LV10_使用函数实现数据大小端转换

    题目来源于牛客网 [牛客网在线编程_Verilog篇_Verilog快速入门 (nowcoder.com)](https://www.nowcoder.com/exam/oj?page=1tab=Verilog篇topicId=301) 描述 在数字芯片设计中,经常把实现特定功能的模块编写成函数,在需要的时候再在主模块中调用,以提高代码的复用性和提高设计的层次,分别后续的

    2024年02月15日
    浏览(48)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包