【AXI】解读AXI协议的额外信号(QOS信号,REGION信号,与USER信号)

9月前作者：张江打工人分类：Toy博客阅读(157) 违法举报

这篇具有很好参考价值的文章主要介绍了【AXI】解读AXI协议的额外信号(QOS信号,REGION信号,与USER信号)。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

芯片设计验证社区·芯片爱好者聚集地·硬件相关讨论社区·数字verifier星球
四社区联合力荐！近500篇数字IC精品文章收录！
【数字IC精品文章收录】学习路线·基础知识·总线·脚本语言·芯片求职·EDA工具·低功耗设计Verilog·STA·设计·验证·FPGA·架构·AMBA·书籍

axi qos,# AXI协议,fpga开发,verilog,芯片,fpga,硬件架构

一、写在前面

AXI协议相较于UART，SPI，I2C来说，无论是内容还是难度都上了一个层级，放在一篇文章中进行解读未免篇幅过长，因此，有关AXI一些共性的、通用的问题，作者单独以前缀为【AXI】的标题进行小范围的串联，最终再汇总为深入浅出解读AXI协议，与从零开始的Verilog AXI协议设计，此为作者所思所考的推进顺序，单看【AXI】的每一篇，可能很多读者未免感到有些管中窥豹的疑惑，但若等作者更完此专栏再行观看，从头到尾进行阅读，应该就会有有茅塞顿开的收获与领悟。

二、解读AXI协议中的额外信号

2.1 QoS信号(QoS Signaling)

2.1.1QoS信号的意义

QOS信号实际上没有明确的定义，但协议中推荐大家使用QOS信号来展示transaction的优先级，我们在讨论AXI协议的过程中，常常用”Transaction ID相同，顺序执行，Transaction ID不同，乱序执行“来体现AXI协议的执行顺序，增加的QoS信号可以在这句话的基础上进一步指导Transaction的执行顺序，通常情况下，高优先级,QOS信号数值也会大一些。

默认的QoS信号值为0b0000,表示接口未参加QoS优先级排序
因协议对QoS的规定为推荐值，我们也可以用其他的方式解释QoS这组信号

2.1.2 QoS信号列表

QoS信号列表	位宽
AWQOS	4-bit
ARQOS	4-bit

很显然，AWQOS是针对于写操作优先级而言的，ARQOS是针对于读操作优先级而言的。

2.2 多区域信号(Multiple region signaling)

2.2.1 REGION信号含义

AXREGION这组信号是配合着AXI协议的地址译码来进行理解的，相当于可以在4Kbyte的标准地址边界外，额外进行更多的地址选择，这个信号存在于读地址通路或写地址通路上，为什么我们需要更多的地址选择呢？这是因为我们希望可以让多片区域共享接口

比如：从设备在不同的位置拥有”主数据路径“和”控制寄存器“我们可以通过REGION信号的不同做切换而不需要decode的帮助
又比如：从设备在不同的区域展示不同的行为，比如一个从设备可以在某个区域展现读写特性，而在另一个区域仅展现独特性，通过AxREGION进行划分。

2.2.2 REGION信号列表

AXREGION信号列表	位宽
AWREGION	4-bit
ARREGION	4-bit

因为AXREGION共有4bit，因此可以划分出至多16个区域来。

2.3 用户定义信号(User-defined signaling)

2.3.1 User信号含义

User信号在AXI4协议中也没有明确定义，协议中甚至推荐不使用这组信号，因为不同组件User信号之间的连接可能会造成互用性问题。

2.3.2 User信号列表

XUSER信号
AWUSER
ARUSER
WUSER
RUSER
BUSER

因为AXI协议对USER信号也没有明确的定义，当然不包括XUSER信号的位宽。文章来源地址https://www.toymoban.com/news/detail-799457.html

三、其他数字IC基础协议解读

3.1 UART协议

【数字IC】深入浅出理解UART
【数字IC】从零开始的Verilog UART设计

3.2 SPI协议

【数字IC】深入浅出理解SPI协议
【数字IC】从零开始的Verilog SPI设计

3.3 I2C协议

【数字IC】深入浅出理解I2C协议

3.4 AXI协议

【AXI】解读AXI协议双向握手机制的原理
【AXI】解读AXI协议中的burst突发传输机制
【AXI】解读AXI协议事务属性(Transaction Attributes)
【AXI】解读AXI协议乱序机制
【AXI】解读AXI协议原子化访问
【AXI】解读AXI协议的额外信号
【AXI】解读AXI协议的低功耗设计
【数字IC】深入浅出理解AXI协议
【数字IC】深入浅出理解AXI-lite协议

到了这里，关于【AXI】解读AXI协议的额外信号(QOS信号,REGION信号,与USER信号)的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处：如若内容造成侵权/违法违规/事实不符，请点击违法举报进行投诉反馈，一经查实，立即删除！

分享到：

领支付宝红包赞助服务器费用

【ARM AMBA AXI 入门 13 -- AXI 协议中 RRESP 信号详细介绍】

请阅读【ARM AMBA AXI 总线文章专栏导读】在 AXI (Advanced eXtensible Interface) 协议中， RRESP 信号用来表示读取事务的响应状态，它由从设备（Slave）发往主设备（Master）来通知读取操作的完成情况。 RRESP 信号是一个 2 位的编码字段，用于指示读取操作是否成功完成，或者在操作过

2024年02月04日
浏览(168)
深入浅出AXI协议（2）——通道及信号

在之前的文章中，我们主要介绍了什么是AXI协议，AXI协议的特点与优点，然后对于AXI协议非常重要的五通道结构进行了介绍，了解了5个通道各自的作用。本文我们继续AXI协议的学习，我们将讨论5个通道的具体内容和相对应的信号。这一部分的内容现在对于大家来说

2024年02月11日
浏览(38)
【ARM AMBA AXI 入门 8 - AXI 协议中 RID/ARID/AWID/WID 信号】

请阅读【ARM AMBA AXI 总线文章专栏导读】上篇文章：ARM AMBA AXI 入门 7 - AXI 协议中的独占访问使用背景介绍下篇文章：ARM AMBA AXI 入门 9 - AXI 总线 AxPROT 与安全之间的关系

2024年02月15日
浏览(60)
AMBA协议AXI-Stream（协议信号、设计实践）

AXI-Stream（以下简称AXIS）是AMBA协议的AXI协议三个版本中（AXI4-FULL、AXI4-Lite、AXI4-Stream）最简单的一个协议；是AXI4中定义的面向数据流的协议，常用于对数据流的处理，如：摄像头高速AD Xilinx的AXI-DMA模块在进行SOC设计中需要高速数据传输处理的场合，常常使用AXIS协

2024年02月06日
浏览(73)
FPGA中AXI协议的理解及接口信号的中文描述

AXI简介 AXI4 所采用的是一种 READY ， VALID 握手通信机制，即主从模块进行数据通信前，先根据操作对各所用到的数据、地址通道进行握手。主要操作包括传输发送者 A 等到传输接受者 B 的 READY 信号后， A 将数据与 VALID 信号同时发送给 B ，这是一种典型的握手机制。 AXI 总线支

2024年02月01日
浏览(54)
AXI4协议学习：架构、信号定义、工作时序和握手机制

UG1037 不是高级微控制器总线结构（advanced micro controller bus architecture，AMBA）ARM AXI4规范的替代品，而是说明：可用于创建基于AXI的IP的Xilinx工具。被Xilinx采用的AXI功能。将现有设计改为AXI接口的向导文件。 XIlinx 从Spartan-6和Virtex-6开始使用高级可扩展接口(Advanced eXtensible In

2024年02月16日
浏览(34)
【ARM AMBA AXI 入门 10 - AXI 总线 DATA信号与 STRB 信号之间的关系】

请阅读【ARM AMBA AXI 总线文章专栏导读】 AXI总线是ARM公司设计的高性能处理器接口，其中 STRB 和 DATA 信号在AXI协议中有特殊的含义和关系。 DATA信号：在AXI中，DATA信号用于在读写操作中传输实际的数据。数据的大小可以根据AXI接口的位宽来变化，例如 32 位、 64 位或 128 位等

2024年02月11日
浏览(45)
pod的requests、limits解读、LimitRange资源配额、Qos服务质量等级、资源配额管理 Resource Quotas

环境： k8s-v1.22.17 docker-20.10.9 centos-7.9 CPU、GPU、Memory等都是计算资源，所谓计算资源，就是可计量的、能被申请的、能被分配使用的资源。 CPU在容器技术中属于可压缩资源，因此，pod对CPU的使用超过其cpu.limit限制一般不会导致容器被系统\\\"杀死\\\"，而Memory属于不可压缩资源，当容

2023年04月27日
浏览(37)
AXI4接口时序解读

下一节：AXI4总线-axi-full-slave IP程序解析_北纬二六的博客-CSDN博客 1.axi4写时序图1 写时序示意图如上图1示意图所示，主机先向从机发送地址控制信号，接下来数据总线即可互相握手发送数据信号，待数据发生完毕后，从机向主机返还一个应答信号以此做到相互握手

2024年02月05日
浏览(29)
FPGA AXI4总线信号介绍篇

AXI是一种总线协议，可以挂在多个master和slave：（1）AXI4：主要面向高性能地址映射通信的需求；（突发数据）（地址映射模式）（2）AXI4-Lite：是一个轻量级的，适用于吞吐量较小的地址映射通信总线；（无突发）（地址映射模式）（3）AXI4-

2024年04月11日
浏览(58)