服务员呼叫器Verilog代码远程云端平台Quartus

这篇具有很好参考价值的文章主要介绍了服务员呼叫器Verilog代码远程云端平台Quartus。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

名称:服务员呼叫器Verilog代码远程云端平台Quartus

软件:Quartus

语言:Verilog

代码功能:

1.设计内容和要求(包括设计内容、主要指标与技术参数)    设计内容:基于FPGA的服务员呼叫器的设计。

设计要求

(1)设计语言为 Verilog,硬件开发平台为 Spartan-3E开发板;

(2)设计基于FPGA的服务员呼叫器的设计,要求有4名服务员A、B、C、D,每次呼叫由数码管

显示倒计时5秒;每名服务员被抢到后,由数码管显示当前已被分配工作的服务员,一共进行5轮。

(3)采用层次化的设计。

本代码已在远程云端平台验证,远程云端平台如下,其他远程云端平台可以修改管脚适配:

服务员呼叫器Verilog代码远程云端平台Quartus,fpga开发

1. 工程文件

服务员呼叫器Verilog代码远程云端平台Quartus,fpga开发

2. 程序文件

服务员呼叫器Verilog代码远程云端平台Quartus,fpga开发

3. 程序编译

服务员呼叫器Verilog代码远程云端平台Quartus,fpga开发

4. RTL图

服务员呼叫器Verilog代码远程云端平台Quartus,fpga开发

5. 管脚分配

服务员呼叫器Verilog代码远程云端平台Quartus,fpga开发

6. 仿真文件(VWF)

服务员呼叫器Verilog代码远程云端平台Quartus,fpga开发

7. 仿真图

服务员呼叫器Verilog代码远程云端平台Quartus,fpga开发

服务员呼叫器Verilog代码远程云端平台Quartus,fpga开发

部分代码展示:

module beeper(
input clk_1KHz,//1KHz时钟
input rst,
input key_1,//服务员1
input key_2,//服务员2
input key_3,//服务员3
input key_4,//服务员4
input key_call,//呼叫键
output SEG_0,//数码管段选
output SEG_1,//数码管段选
output SEG_2,//数码管段选
output SEG_3,//数码管段选
output SEG_4,//数码管段选
output SEG_5,//数码管段选
output SEG_6,//数码管段选
output SEG_7,//数码管段选
output SEL_0,//数码管位选
output SEL_1,//数码管位选
output SEL_2,//数码管位选
output SEL_3//数码管位选
);
wire [3:0] time_num;//时间5~0
wire [3:0] waiter_num;//服务员1~4
wire [3:0] turn_num;//轮数1~5
//控制模块
control i_control(
. clk_1KHz(clk_1KHz),//1KHz时钟
. rst(rst),
. key_1(key_1),//服务员1
. key_2(key_2),//服务员2
. key_3(key_3),//服务员3
. key_4(key_4),//服务员4
. key_call(key_call),//呼叫键
. time_num(time_num),//时间5~0
. waiter_num(waiter_num),//服务员1~4
. turn_num(turn_num)//轮数1~5
);
//显示模块
display i_display(
. clk_1KHz(clk_1KHz),//1KHz时钟
. time_num(time_num),//时间5~0
. waiter_num(waiter_num),//服务员1~4
. turn_num(turn_num),//轮数1~5
. SEG_0(SEG_0),//数码管段选
. SEG_1(SEG_1),//数码管段选
. SEG_2(SEG_2),//数码管段选
. SEG_3(SEG_3),//数码管段选
. SEG_4(SEG_4),//数码管段选
. SEG_5(SEG_5),//数码管段选
. SEG_6(SEG_6),//数码管段选
. SEG_7(SEG_7),//数码管段选
. SEL_0(SEL_0),//数码管位选
. SEL_1(SEL_1),//数码管位选
. SEL_2(SEL_2),//数码管位选
. SEL_3(SEL_3)//数码管位选
);
endmodule
源代码

 扫描文章末尾的公众号二维码文章来源地址https://www.toymoban.com/news/detail-800682.html

到了这里,关于服务员呼叫器Verilog代码远程云端平台Quartus的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 2023年外贸业务员的职业发展前景

    外贸业务员未来发展前景不错,尤其是2020年的中国外贸,外贸行业应该不会像以前那么难做了。各行各业都有机会出类拔萃,只要肯努力,相信自己能做好。 作为一个外贸业务员,你首先应该具备这些特征,米贸搜为您整理如下: 1.基础知识扎实:熟悉外贸流程,熟悉各种单证

    2024年02月12日
    浏览(47)
  • 中岸公考:大数据专业报考公务员有哪些职位

    近年来,随着大数据技术的快速发展,大数据专业逐渐成为热门学科之一。而对于大数据专业的毕业生来说,报考公务员也是一个不错的选择。那么,大数据专业报考公务员有哪些职位呢?下面我们来一起探讨一下。 首先,大数据专业报考公务员的职位主要集中在数据管理、

    2024年01月23日
    浏览(83)
  • 基于Java的公务员培训机构管理系统论文

    现代经济快节奏发展以及不断完善升级的信息化技术,让传统数据信息的管理升级为软件存储,归纳,集中处理数据信息的管理方式。本公务员培训机构管理系统就是在这样的大环境下诞生,其可以帮助管理者在短时间内处理完毕庞大的数据信息,使用这种软件工具可以帮助

    2024年02月05日
    浏览(50)
  • 1万多公务员考试基础知识题库ACCESS数据库

    《公务员考试基础知识题库ACCESS数据库》搜集了大量公务员考试试题,包括公共基础知识试题、行政职业能力试题、法律基础知识试题、公安基础知识试题等。 分类记录统计情况为:法律基础知识试题(共1359条)、公安基础知识试题(共1709条)、公共基础知识试题(共290

    2024年02月06日
    浏览(46)
  • ASIC-WORLD Verilog(3)第一个Verilog代码

            在自己准备写一些简单的verilog教程之前,参考了许多资料----asic-world网站的Verilog教程即是其一。这套教程写得极好,奈何没有中文,在下只好斗胆翻译过来(加了自己的理解)分享给大家。         这是网站原文:Verilog Tutorial         这是系列导航:Verilo

    2023年04月16日
    浏览(40)
  • 国企普通员工如何才能成为公务员,这三种途径可供参考

    国企普通员工如何转变成公务员?作为国企普通员工,如果要成为国家公务员,其主要的路径有三个方面,一是符合国家公务员法规定的公务员招录条件要求的,可以报考国家公务员;二是在国有企业担任领导职务,符合公务员调任要求,可以通过调动的方式到机关担任公务

    2024年02月17日
    浏览(45)
  • Verilog 代码规范

    搬自https://hitsz-cslab.gitee.io/cpu/home/codingstyle/ 1.1 标题文件命名规范 仿真文件应使用后缀“_sim”,如modulename_sim; 测试文件应使用后缀“_tb”,如modulename_tb。 1.2 模块命名规范 一个文件只定义一个module; module名应与文件名一致; module名用小写英文表示。 1.3 信号命名规范 用小

    2024年02月09日
    浏览(39)
  • 放弃40k月薪的程序员工作,选择公务员,我来分享一下看法

    尽管我感到遗憾,他告诉我他不是不看好我的公司,而是他自己的年龄已经很大了,尽管他想和我一起拼搏,但他必须考虑自己的未来。他已经35岁了,如果他在创业中几年后还没有成功,到那个时候他将40岁,他再出来找工作谁还会要他呢?他花了很长时间才找到这个银行的

    2024年02月03日
    浏览(42)
  • verilog 实现乒乓操作(附代码)

    乒乓操作整体流程图如下图所示: 乒乓操作的原理简单点说就是: 控制两个存储RAM1和RAM2,当数据开始存储进入RAM1时,将RAM2的数据输出进行处理;当数据开始存储进入RAM2时,将RAM1的数据输出进行处理。 何时存储数据由输入数据流选择模块控制,何时输出,由输出数据流选

    2023年04月25日
    浏览(40)
  • led闪烁的Verilog代码

    以下是一个简单的Verilog代码,用于控制FPGA板上的LED闪烁。代码使用了时钟分频器来控制LED的闪烁速度,通过一个计数器来确定LED的状态(开/关)。 这个代码将时钟分频到了1秒,LED会每秒钟切换一次状态。你可以根据自己的需要调整闪烁速度,只需要修改COUNTER_MAX的值即可。

    2024年02月11日
    浏览(36)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包