如何仿真ADC的SNR、ENOB等动态性能指标

这篇具有很好参考价值的文章主要介绍了如何仿真ADC的SNR、ENOB等动态性能指标。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

目录

第一步:修改理想DAC的VerilogA代码

第二步:确定相关输入频率及仿真

第三步:查看结果


首先在仿真之前,你得有一个ADC。然后是思考如何仿真的问题,如何加激励,如何使用相关工具查看仿真结果。假定你有一个可以仿真的ADC,大致经过下列步骤可以得到ADC的相关动态性能指标。

第一步:在ADC后面接一个理想的DAC。

第二步:确定如何加激励(满足相干采样情况下,设定输入信号频率)。此步为重点

第三步:使用相关工具进行频谱分析,查看结果。

第一步:修改理想DAC的VerilogA代码

至于要在ADC后面加一个理想DAC,对于没有仿真ADC经验的可能不知道。可以参考何乐年老师的《逐次逼近模/数转换器(SAR ADC)设计与仿真》

那么理想DAC自己写VerilogA吗?有些资料(如陈铖颖的《CMOS模拟集成电路设计与仿真实例——基于Cadence ADE》)的附录中会把代码贴出来,何老师这本书也贴出来了,还贴在正文部分,并且代码中不仅注释有误,其它地方也有错误。我觉得这一点都不友好!对于一个没有交流途径的人来说还以为要自己敲代码呢!!

其实Cadence就自带的理想DAC的代码。

位于以下Library中

cadence如何仿真fft,如何得到sndr,mcu,信号处理

 至于要修改到自己需要的位数,也很简单,相信有一定基础的都可以自己改过来。

下图是源代码

示例中是 module dac_8bit_ideal,何乐年书中居然这个都没有改过来,当然这都无伤大雅。

有个感慨就是这个示例程序居然是1997年,20多年过去,由此也可见中国与世界的差距!!!

cadence如何仿真fft,如何得到sndr,mcu,信号处理

第二步:确定相关输入频率及仿真

这一步是比较重要的一步,也是最容易出错的一步。

重点参考文章:ADC FFT仿真基础_Klein N的博客-CSDN博客_adc fft

我这里就不复制了,以一具体实例,按步骤说明如何操作。

首先要知道以下几个核心要点:

  1. 频谱分析工具DFT,在样本点为时有个高效的方法叫FFT
  2. 采样若满足相干采样,则不需要加窗函数就可以分析
  3. 满足相干采样时,采样频率、信号频率、采样周期数M、采样点数N要满足以下关系:
  4. 上面这个关系是进行一切设置的基础。通常取M为质数且奇数,如3、5、13等,N取

 下面就重点说明根据上面的公式进行相关的计算:

一、确定采样率

设ADCCLK的周期为40ns,即频率为25MHz,设置采样周期为8CLK,转换周期是12CLK,因此采样时间间隔为20CLK,从而采样率为1/(20*40n)=1.25MSPS(1.25MHz)

(若采样周期为4CLK,采样率为25M/16=1.5625MSPS)

也就是ADCCLK的频率除以采样周期+转换周期

二、确定采样点N和周期数M

采样点取2^n,这样可以进行FFT分析。此处取M=3,N=128

三、确定AC分析的输入频率fin=fs*M/N

根据采样定理,输入频率要小于1.25M/2=0.625MHz=625KHz。

若M=3,取N=128,则fin=1.25M*3/128=29.296875KHz

四、确定仿真时间

如果采样M个周期,每个周期时间1/fin,则:

T=M/fin=N/fs=128/1.25M=102.4us。仿真时,稍微多点时间,保证后面分析时,取数据取在非跳变处。比如仿真110us。

由这个公式也可以看出,在采样率确定的情况下,N越大需要的仿真时间越长,而与输入信号频率无关。

至此,已经考虑到有如何加激励,设置多长的仿真时间的问题。

接下来就是在电路图做好设置,就可以仿真啦。

如果仿真时间比较长,比如取4096个点,那仿真时间可能无法接受。可以考虑使用多核

在ADE窗口中:Setup>Environment,弹出如下窗口,加上:

+mt=20 +aps

cadence如何仿真fft,如何得到sndr,mcu,信号处理

仿真完成后,波形大概如下:

从图中可以看出,正弦信号经过ADC转换,再经过理想DAC的转换,基本靠谱。

cadence如何仿真fft,如何得到sndr,mcu,信号处理

第三步:设置参数并查看结果

得到瞬态仿真波形后,接下来就是对信号进行频谱分析。

分析方法可以采用:

1.Cadence Spectrum工具
2.MATLAB计算
Spectrum工具的调用,可以参考:cadence-virtuoso中的FFT分析 - 知乎

这里要重点说明的是开始时间、结束时间、采样点数

比如此文中,采样点是128个,采样周期是3个,采样时间是102.4us

因此在设置时,首先选择一个稳定的点,比如本文选的1.6us,那么结束时间就为102.4+1.6=104us

再在下面的采样点中输入128,那么灰色的采样率将会与你预设的一致!!!

如下图所示。

cadence如何仿真fft,如何得到sndr,mcu,信号处理

cadence如何仿真fft,如何得到sndr,mcu,信号处理文章来源地址https://www.toymoban.com/news/detail-800745.html

到了这里,关于如何仿真ADC的SNR、ENOB等动态性能指标的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 性能指标都不了解,如何做性能测试?

    性能指标在性能测试中起着非常重要的作用,它们帮助我们评估和了解系统的性能表现。下面用通俗易懂的话来解释性能指标的作用和意义: 帮助我们了解系统的处理能力:性能指标可以告诉我们系统在给定负载下能够处理多少请求。就像一个快递小哥,他每天能够送多少个

    2024年04月17日
    浏览(39)
  • STM32 ADC+定时器+DMA+FFT

    本次实现的功能为单片机DAC输出一个正弦波,然后ADC定时采样用DMA输出,最后对DAC输出的波形进行FFT。 单片机STM32F103ZET6 内部时钟 一、配置ADC ADC端口为PA1,采用DMA输出,定时器3触发 定时器时钟64M,分频后为102.4KHz ADC采样时间为102.4KHz/100=1.024KHz 二、配置DAC DAC端口PA4 DMA传输

    2024年02月13日
    浏览(44)
  • 【计算机架构】计算 CPU 动态功耗 | 集成电路成本 | SPEC 基准测试 | Amdahl 定律 | MIPS 性能指标

           本篇博客全站热榜排名: 8 📜 本章目录: 0x00 动态功耗(Dynamic Power) 0x01 集成电路成本(Integrated Circuit Cost) 0x02 基准测试(SPEC CPU Benchmark) 0x03 SPEC功率基准测试(SPEC Power Benchmark) 0x04 Pitfall:Amdahl’s 定律 0x05 Pitfall:将 MIPS 作为性能指标 0x00 动态功耗(Dynamic P

    2024年02月03日
    浏览(49)
  • 如何监测和优化阿里云服务器的性能?有哪些性能分析工具和指标?

    如何监测和优化阿里云服务器的性能?有哪些性能分析工具和指标? 阿里云服务器性能监测与优化是云计算服务中一个非常重要的环节。为了确保服务器稳定、高效地运行,我们需要对其性能进行监测,并在监测的基础上进行优化。本文将为您介绍如何监测和优化阿里云服务

    2024年02月11日
    浏览(49)
  • Cadence学习篇(12) Cadence中使用Pspice进行电路仿真

    Pspice是集成到Cadence的一个电路仿真工具,虽然说Multisim也很好用,但是cadence作为国内市场占有率最高,国内大多数公司都在用Cadence,学习使用Pspice进行电路仿真是非常有必要的。那么我们今天就仿真一个比较简单的RC滤波电路。 那么如何安装Cadence,对于习惯使用破解版的我们

    2024年02月22日
    浏览(44)
  • Cadence Virtuoso ADE_XL 仿真初使用(基于Cadence 617)

    在进行virtuoso仿真时,为满足电路的设计指标,难免会在多个工艺角和PVT条件下仿真,用ADE_L又麻烦又慢,ADE_XL完美解决问题! 下面以两级运放为例,讲述使用方式。 仿真设置 在电路图上点击Launch-ADE_XL,弹出图1所示界面,首次仿真点击Create new view-OK,弹出图2所示对话框(保

    2023年04月08日
    浏览(43)
  • Cadence仿真笔记(二):传统noise仿真—共源极的噪声

    [[CS共源极]]:电流源做负载,衬底接地 [[DTMOS]]构成的CS:衬底接栅极 1. noise 仿真器设置 输出端口为单端口时,负极选择gnd 2. main form设置 设置需要展示的噪声: 1. 输入噪声 DTMOS的CS噪声更大: 2. 增益 DTMOS的CS增益也更小: 在结果显示器中的\\\"Brower\\\"中显示的“noise”,其中的

    2024年02月11日
    浏览(46)
  • Cadence仿真报错:【SF-23】解决方法

    cadence仿真时,偶尔会遇到报错信息 SF-23 。 这里一般有以下几种解决方法: 1. 在ams中,未添加有效的view / lib 需要在蓝色框内添加有效的库文件,使得红色框内没有报错信息 2. 器件命名错误 调用器件时,编辑器件特性时 Model name必须和调用的仿真库中的名字一致 3. 跑完后仿

    2024年02月11日
    浏览(46)
  • cadence——MOS晶体管I-V特性曲线仿真

    新建原理图,将MOS管的栅极电压设为变量Vg,漏极电压设为变量Vd 打开ADEL,点击Variables——Copy From Cellview添加变量;并选择dc仿真,对Vd进行扫描 以Vg作为参变量进行仿真,点击Tools——Parametric Analysis进行设置 选择漏极电流作为输出,进行仿真即可得到I-V特性曲线 仿真绘制

    2023年04月15日
    浏览(50)
  • Cadence 17.4 PSpice仿真555定时器输出方波

    目录 一、引言 二、555定时器组成多谐振荡器原理图 1、555定时器多谐振荡器  2、OrCAD PSpice 555定时器原理图  1) PSpice新建仿真项目 2) PSpice仿真器件选取 3)PSpice 555定时器产生方波原理图

    2024年02月08日
    浏览(93)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包