一 .JTAG是(Joint Test Action Group；联合测试行动小组)1980年代开发的用于解决电子板制造问题的IEEE标准,更常用的是可以用作编程，调试和探测端口的一种协议。主要用于芯片内部测试。既然是协议，自然也是一种接口，一个将PC与芯片连接起来的接口。
JTAG的基本原理是在器件内部定义一个TAP（TestAccess Port；测试访问）,TAP控制器的状态机通过TCK和TMS进行状态的改变，实现数据和指令的输入,通过专用的JTAG测试工具对进行内部节点进行测试。JTAG测试允许多个器件通过JTAG接口串联在一起，形成一个JTAG链，能实现对各个器件分别测试。现在，JTAG接口还常用于实现ISP（In-System Programmable；在线编程），对Flash等器件进行编程。
Test Reset Input (TRST)
这个信号接口在IEEE 1149.1标准里是可选的，并不是强制要求的。TRST可以用来对TAPController进行复位（初始化）。因为通过TMS也可以对TAP Controll进行复位（初始化）。所以有四线JTAG与五线JTAG之分。
现在多数的高级器件都支持JTAG协议，如ARM、DSP、FPGA等。
JTAG有10pin的、14pin的和20pin的，尽管引脚数和引脚的排列顺序不同，但是其中有一些引脚是一样的，分别为TDI，TDO，TMS和TCK。从PC的角度来看，这是三个输出和一个输入。
◇TCK（time cycle clock）：时钟信号，为TAP（Test Access Port ）的操作提供了一个独立的、基本的时钟信号。
◇TMS：模式选择信号，用于控制TAP状态机的转换, 测试模式选择。TMS用来设置JTAG口处于某种特定的测试模式，用于控制TAP状态机。必须上拉。。
TDI——测试数据输入。输入到指令寄存器（IR）或数据寄存器（DR）的数据出现在TDI输入端，在TCK的上升沿被采样。建议上拉，上拉电阻阻值不能小于1K。
◇TDO：数据输出信号。TDO是数据输出的接口。所有要从特定的寄存器中输出的数据都是通过TDO接口一位一位串行输出的（由TCK驱动）。
(VTREF) ——接口信号电平参考电压一般直接连接Vsupply。这个可以用来确定ARM的JTAG接口使用的逻辑电平（比如3.3V还是5.0V?）
可选择的引脚：
Test Reset Input (TRST) 这个信号接口在IEEE 1149.1标准里是可选的，并不是强制要求的。TRST可以用来对TAPController进行复位（初始化）。因为通过TMS也可以对TAP Controll进行复位（初始化）。所以有四线JTAG与五线JTAG之分。
Return Test Clock ( RTCK) 可选项，由目标端反馈给仿真器的时钟信号,用来同步TCK信号的产生,不使用时直接接地。
ystem Reset ( nSRST) 可选项,与目标板上的系统复位信号相连,可以直接对目标系统复位。同时可以检测目标系统的复位情况，为了防止误触发应在目标端加上适当的上拉电阻。
USER IN
用户自定义输入。可以接到一个IO上，用来接受上位机的控制。
USER OUT
用户自定义输出。可以接到一个IO上，用来向上位机的反馈一个状态
由于JTAG经常使用排线连接，为了增强抗干扰能力，在每条信号线间加上地线就出现了这种20针的接口。但事实上，RTCK、USER IN、USER OUT一般都不使用，于是还有一种14针的接口。由于JTAG经常使用排线连接，为了增强抗干扰能力，在每条信号线间加上地线，偶数针脚都是地信号。对于实际开发应用来说，由于实验室电源稳定，电磁环境较好，干扰不大。
二、20、14、10pin JTAG的引脚名称与序号对应关系
值得注意的是，不同的IC公司会自己定义自家产品专属的Jtag头，来下载或调试程序。目前JTAG接口的连接有三种标准,20、14、10pin JTAG的信号分别排列如下：
需要说明的是，上述Jtag头的管脚名称是对IC而言的。例如TDI脚，表示该脚应该与IC上的TDI脚相连，而不是表示数据从该脚进入download cable。
实际上10针的只需要接4根线，4号是自连回路，不需要接，1，2接的都是1管脚，而8，10接的是GND，也可以不接。
三.让我们看看JTAG的最初用途，边界测试/边界扫描。
边界扫描技术的基本思想是在靠近芯片的输入输出管脚上增加一个移位寄存器单元。因为这些移位寄存器单元都分布在芯片的边界上（周围），所以被称为边界扫描寄存器（Boundary-Scan Register Cell）。
当芯片处于调试状态的时候，这些边界扫描寄存器可以将芯片和外围的输入输出隔离开来。通过这些边界扫描寄存器单元，可以实现对芯片输入输出信号的观察和控制。
对于芯片的输入管脚，可以通过与之相连的边界扫描寄存器单元把信号（数据）加载到该管脚中去；
对于芯片的输出管脚，也可以通过与之相连的边界扫描寄存器“捕获”该管脚上的输出信号。在正常的运行状态下，这些边界扫描寄存器对芯片来说是透明的，所以正常的运行不会受到任何影响。这样，边界扫描寄存器提供了一个便捷的方式用以观测和控制所需要调试的芯片。
另外，芯片输入输出管脚上的边界扫描（移位）寄存器单元可以相互连接起来，在芯片的周围形成一个边界扫描链（Boundary-Scan Chain）。一般的芯片都会提供几条独立的边界扫描链，用来实现完整的测试功能。边界扫描链可以串行的输入和输出，通过相应的时钟信号和控制信号，就可以方便的观察和控制处在调试状态下的芯片。
这是一个简单的电子板（也称为“印刷电路板”的“ PCB”），带有两个IC（“集成电路”），一个CPU和一个FPGA。典型的电路板可能具有更多的IC。
IC可以有很多引脚。因此，当然，IC通过大量连接（PCB traces）连接在一起。这里只显示四个。但是可以轻松地在PCB上放置几千个。
现在，如果您构建一千个板，每个板具有数千个连接，则不可避免地会有一些不良板。如何测试所有这些板？必须确保所有这些连接都正确。不能只手动测试所有这些连接。这样就创建了JTAG。
文章来源地址https://www.toymoban.com/news/detail-802108.html
TAG可以控制所有IC的引脚。在图片上，也许JTAG将使所有CPU引脚输出，以及所有FPGA引脚输入。然后，通过从CPU引脚发送一些数据，并从FPGA引脚读取值，JTAG可以确保电路板连接良好。
现在，JTAG实际上包含四个逻辑信号，分别为TDI，TDO，TMS和TCK。从PC的角度来看，这是三个输出和一个输入。
这四个信号需要以特定方式进行布线。首先，TMS和TCK与所有JTAG IC并联。
然后将TDI和TDO并连接起来，形成一条链。用JTAG术语，您经常会听到“ JTAG-chain”一词的来历。
如您所见，每个符合JTAG的IC都有四个用于JTAG的引脚（三个输入和一个输出）。名为TRST的第五个引脚是可选的（JTAG复位）。JTAG引脚通常是专用的（不共享用于其他目的）。
所有大型IC都使用通过JTAG进行的边界测试-边界测试是创建JTAG的最初原因。如今，JTAG的使用已得到扩展，以允许进行诸如配置FPGA之类的操作，然后在FPGA内核内部使用JTAG进行调试。
文章来源：https://www.toymoban.com/news/detail-802108.html
到了这里，关于什么是JTAG?的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！
