基于Xilinx K7-410T的高速DAC之AD9129开发笔记(二)

这篇具有很好参考价值的文章主要介绍了基于Xilinx K7-410T的高速DAC之AD9129开发笔记(二)。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

引言:上一篇文章我们简单介绍了AD9129的基础知识,包括芯片的重要特性,外部接口相关的信号特性等。本篇我们重点介绍下项目中FPGA与AD9129互联的原理图设计,包括LVDS IO接口设计、时钟电路以、供电设计以及PCB设计。

  1. LVDS数据接口设计

当AD9129作为FPGA外设进行互联设计时,需要考虑AD9129芯片IO接口电平,DAC芯片与K7芯片互联的IO Bank。AD9129与FPGA互联接口特性如下表所示。

表1 AD9129接口特性

基于Xilinx K7-410T的高速DAC之AD9129开发笔记(二),Xinx FPGA硬件设计,FPGA外设接口设计,笔记,fpga开发,硬件设计,AD9129

根据FPGA其他外设整体布局规划,DAC分配至FPGA Bank12和Bank13上,如下图所示。

基于Xilinx K7-410T的高速DAC之AD9129开发笔记(二),Xinx FPGA硬件设计,FPGA外设接口设计,笔记,fpga开发,硬件设计,AD9129

图1:FPGA IO Bank规划

由于Bank12和Bank13为HR IO Bank,FPGA LVDS接口电平标准为LVDS_25,特性如下图所示,因此这两个Bank VCCO采用2.5V供电。

表2 LVDS_25 DC特性

基于Xilinx K7-410T的高速DAC之AD9129开发笔记(二),Xinx FPGA硬件设计,FPGA外设接口设计,笔记,fpga开发,硬件设计,AD9129

DAC LVDS数据及控制接口设计如下图所示。

基于Xilinx K7-410T的高速DAC之AD9129开发笔记(二),Xinx FPGA硬件设计,FPGA外设接口设计,笔记,fpga开发,硬件设计,AD9129

图2:FPGA与AD9129 LVDS IO分配电路

基于Xilinx K7-410T的高速DAC之AD9129开发笔记(二),Xinx FPGA硬件设计,FPGA外设接口设计,笔记,fpga开发,硬件设计,AD9129

图3:AD9129外围电路设计

另外,考虑到DAC控制接口电平为LVCMOS18电平标准,当DAC控制接口与FPGA 2.5V VCCO IO互联时,需要使用电平转换芯片,以满足IO Bank电气兼容要求。详细原理图设计如下图。

基于Xilinx K7-410T的高速DAC之AD9129开发笔记(二),Xinx FPGA硬件设计,FPGA外设接口设计,笔记,fpga开发,硬件设计,AD9129

    FPGA IO Bank供电

基于Xilinx K7-410T的高速DAC之AD9129开发笔记(二),Xinx FPGA硬件设计,FPGA外设接口设计,笔记,fpga开发,硬件设计,AD9129

 图4:    DAC SPI电平转换电路

2.时钟电路设计

手册推荐的典型时钟供电电路如下图所示。

基于Xilinx K7-410T的高速DAC之AD9129开发笔记(二),Xinx FPGA硬件设计,FPGA外设接口设计,笔记,fpga开发,硬件设计,AD9129
图5:AD9129典型时钟电路

DACCLK_x输入的峰峰值电压为0.25~2V,典型值为1V,共模电压为1.25V。DACCLK_x输入时钟频率范围为1.4G~2.85GHz。

本设计选用ADI ADF4355为AD9129提供时钟,原理图如下图。

基于Xilinx K7-410T的高速DAC之AD9129开发笔记(二),Xinx FPGA硬件设计,FPGA外设接口设计,笔记,fpga开发,硬件设计,AD9129

图6:时钟电路设计

3.电源设计

AD9129电源分为模拟电源和数字电源,整个芯片最大功耗在1.1W左右,最大功耗工作时,需要考虑芯片散热问题。

模拟电源VSSA=-1.5V,Imax=54mA;

模拟电源VDDA=1.8V,Imax=230mA;

数字电源VDD=1.8V,Imax=336mA。

基于Xilinx K7-410T的高速DAC之AD9129开发笔记(二),Xinx FPGA硬件设计,FPGA外设接口设计,笔记,fpga开发,硬件设计,AD9129

图7:AD9129供电电路   

基于Xilinx K7-410T的高速DAC之AD9129开发笔记(二),Xinx FPGA硬件设计,FPGA外设接口设计,笔记,fpga开发,硬件设计,AD9129

图8:AD9129滤波电路

4. AD9129 PCB设计

电路板采用12层PCB设计,层叠设计如下图所示。

基于Xilinx K7-410T的高速DAC之AD9129开发笔记(二),Xinx FPGA硬件设计,FPGA外设接口设计,笔记,fpga开发,硬件设计,AD9129

图9:PCB层叠设计

AD9129电路设计完成的PCB版图如下图所示。

基于Xilinx K7-410T的高速DAC之AD9129开发笔记(二),Xinx FPGA硬件设计,FPGA外设接口设计,笔记,fpga开发,硬件设计,AD9129

图10:AD9129 PCB设计(图中绿色范围内)

5. 小结 

本篇我们重点介绍了FPGA与AD9129互联的原理图设计,包括LVDS IO接口设计、时钟电路以、供电设计以及PCB设计。下一篇再对AD9129接口SPI接。

基于Xilinx K7-410T的高速DAC之AD9129开发笔记(二),Xinx FPGA硬件设计,FPGA外设接口设计,笔记,fpga开发,硬件设计,AD9129

 延伸阅读:基于Xilinx K7-410T的高速DAC之AD9129开发笔记(一)文章来源地址https://www.toymoban.com/news/detail-802171.html

到了这里,关于基于Xilinx K7-410T的高速DAC之AD9129开发笔记(二)的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 基带信号处理设计原理图:2-基于6U VPX的双TMS320C6678+Xilinx FPGA K7 XC7K420T的图像信号处理板

    基于6U VPX的双TMS320C6678+Xilinx FPGA K7 XC7K420T的图像信号处理板          综合图像处理硬件平台包括图像信号处理板2块,视频处理板1块,主控板1块,电源板1块,VPX背板1块。 一、板卡概述          图像信号处理板包括2片TI 多核DSP处理器-TMS320C6678,1片Xilinx FPGA XC7K420T-

    2024年03月15日
    浏览(59)
  • XILINX FPGA K7配置启动流程(官方手册整理)

         1.在配置过程中,7系芯片需要的电压有,Vcco0,Vccaux,Vccbram和Vccint。       所有的Jtag配置引脚在一个独立的专用bank上,使用的电源也是专用电源Vcco0。多功能pin在14和15bank。bank0,14和15上的专用输入输出引脚使用Vcco0,Vcco14,Vcco15的LVCMOS电平,电平需要匹配,输出引脚

    2023年04月22日
    浏览(42)
  • 图像信号处理板设计原理图:2-基于6U VPX的双TMS320C6678+Xilinx FPGA K7 XC7K420T的图像信号处理板

             综合图像处理硬件平台包括图像信号处理板2块,视频处理板1块,主控板1块,电源板1块,VPX背板1块。 一、板卡概述          图像信号处理板包括2片TI 多核DSP处理器-TMS320C6678,1片Xilinx FPGA XC7K420T-1FFG1156,1片Xilinx FPGA XC3S200AN。实现四路千兆以太网输出,两路

    2024年02月04日
    浏览(55)
  • AD9910模块高速DDS模块、功能性能讲解、开发调试注意事项、代码详解、电子设计大赛DDS

    AD9910是一款内置14 bit DAC的直接数字频率合成器(DDS),支持高达1GSPS的采样速率。AD9910采用高级DDS技术,在不牺牲性能的前提下可极大降低功耗。DDS/DAC组合构成数字可编程的高频模拟输出频率合成器,能够在高达400MHz的频率下生成频率捷变正弦波形。 用户可以访同三个用于控制

    2024年02月16日
    浏览(47)
  • 半导体运动台基于dsp+fpga+ad+endac的高速数据采集FPGA设计(二)

    4 系统 FPGA 程序的设计 4.1 设计方法及逻辑设计概述 4.1.1 开发环境与设计流程 Quartus II 是 Altera 公司综合开发工具,它集成了 FPGA/CPLD 开发过程中所设计 的所有工具和第三方软件接口,支持多时钟分析, LogicLock 基于块的设计,片上可编 程系统 SOPC, 内嵌在线逻辑分析仪 Signal

    2024年02月12日
    浏览(45)
  • 基于dsp+fpga+AD+ENDAC的半导体运动台高速数据采集电路仿真设计(四)

    整个调试验证与仿真分析分三个步骤:第一步是进行 PCB 检查及电气特性测试,主 要用来验证硬件设计是否正常工作;第二步进行各子模块功能测试,包括高速光纤串行 通信的稳定性与可靠性测试, A/D 及 D/A 转换特性测试, EnDat 串行通信相关时序测试 与验证等,主要用来验

    2024年02月01日
    浏览(50)
  • 光刻机基于dsp+fpga+ad+endac光纤传输的高速数据采集与伺服接口系统设计(一)

    光刻机双工件台运动控制系统,控制任务相当复杂,要求极高的速度和精度,且设 备体积庞大,各传感器执行器空间距离较远,线缆众多现场电磁干扰严重。 为满足控制系统要求,本文利用 DSP 的高速浮点运算能力、 FPGA 强大的并行处理 能力及光纤通信传输距离远、抗干扰

    2024年02月03日
    浏览(51)
  • 高速SAR ADC 关键技术研究和实现(三):DAC阵列的优化

    目前,由于SAR逻辑越来越像数字化发展,比较器和开关电容阵列的功耗成为了SAR ADC功耗优化的核心问题。 低功耗 SAR ADC 主要应用于中低精度(一般不超过10bit)、低速(采样率一般不超过1MS/s)的应用场合中。在这种精度和采样速度条件下,SAR ADC 内部的DAC的匹配精度在现今的制造

    2024年02月12日
    浏览(40)
  • xilinx的高速接口构成原理和连接结构

    本文来源: V3学院 尤老师的培训班笔记 【高速收发器】xilinx高速收发器学习记录 Xilinx-7Series-FPGA高速收发器使用学习—概述与参考时钟 GT Transceiver的总体架构梳理 Xilinx 的高速接口称之为 transceivers(高速收发器),这部分电路是专用电路,供电等都是独立的,管脚和通用管脚

    2024年04月15日
    浏览(34)
  • Xilinx高速接口GT介绍以及IP核详解

    参考链接:https://zhuanlan.zhihu.com/p/46052855 它是集成在FPGA芯片内部的固定电路, 因此我们只需要关心该固定电路与FPGA的逻辑部分接口时序即可; 它是串行收发器, 发送出去只有1bit数据, 而接收端也是1bit线。 但FPGA与该器件的接口数据是多bit的, 因此该收发器同时也是一个高

    2024年04月12日
    浏览(40)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包