LVDS接口设计及应用(1)——以AD9253为例

这篇具有很好参考价值的文章主要介绍了LVDS接口设计及应用(1)——以AD9253为例。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

 因为是从项目出发,所以这里我就拿市面上应用比较广泛的AD9253为例,来重新回顾一下我的设计过程。

1、芯片简介

在应用前先简要了解一下这颗芯片,其功能框图如下所示:

LVDS接口设计及应用(1)——以AD9253为例,FPGA学习实践之旅,fpga开发,学习

由框图可以看出,AD9253是一颗14位分辨率,最高可达125M采样率的四通道高速ADC,工作电压为1.8V,分为模拟供电AVDD和数字供电DRVDD。高速ADC常用于通信系统当中,一般比较关注交流性能,AD9253信噪比为75.3dBFs,无杂波动态范围为98dBc,是极其优秀的水平,当然实际应用中选型还要关注功耗成本等,与实际项目综合考虑。

其硬件应用电路主要由以下几个部分组成:

LVDS接口设计及应用(1)——以AD9253为例,FPGA学习实践之旅,fpga开发,学习

1)供电,要注意电源噪声要尽可能小,否则会影响ADC性能,2)前端差分输入,前端单端转差分可以通过全差分运放、变压器和巴伦实现,为了实现最佳性能,一般使用双巴伦电路尽可能减小相位不平衡,3)差分时钟输入,时钟的关键指标在Jitter,时钟Jitter会显著影响信噪比,如下图所示:

LVDS接口设计及应用(1)——以AD9253为例,FPGA学习实践之旅,fpga开发,学习

4)数据输出接口,这颗ADC的数据输出用的就是LVDS接口,该接口具体时序下一节再细说,5)控制接口,主要是控制ADC内部寄存器的读写,对ADC进行配置,AD9635采用的是三线制SPI通信,分别为CS片选,SCLK时钟,SDIO数据输入输出,SPI通信可以在FPGA中实现SPI模块,这个有很多参考代码,我的项目中应用的是MicroBlaze进行控制,这用起来比较方便清晰。

针对硬件电路的设计主要还是多实验多总结,常常是一个电容改变了几pF,性能就改变了几个dB。

2、如何通过7系列FPGA实现LVDS高速ADC接口

2.1、应用LVDS串行接口的原因

LVDS串行接口中有三个关键词,低压,差分和串行。首先是为什么选择串行,其实在ADI官网也可以找到一些LVDS并行接口的ADC,但当采样率进一步提高,LineRate进一步提高,全部选用的都是串行数据输出,串行通信在物理上减少了走线,同时相比于并行传输在时序上更宽裕,只需要差分对内的等长,时钟和数据之间的等长要求不高,这个在写FPGA驱动时就有体现。然后是低压,电压摆幅更低时,信号的上升时间更小,高速传输时在板材等条件一致时,即通道带宽一致时,能传输的信号频率更高,信号带宽在经验上一般是0.35/上升时间。对于低压,有两个标准,即LVDS-ANSI标准,信号压差为700mv,和LVDS-IEEE标准,信号压差为400mv。最后差分的应用是用于抑制共模干扰,差分走线在高速应用中基本已经是必须的了。下图是AD9253 LVDS输出眼图示例。

LVDS接口设计及应用(1)——以AD9253为例,FPGA学习实践之旅,fpga开发,学习

2.2、LVDS时序说明

下图是AD9253的输出时序图:

LVDS接口设计及应用(1)——以AD9253为例,FPGA学习实践之旅,fpga开发,学习

时序图中ADC对VIN±x输入的信号进行模数转换,转换的码值经过并转串从DATA引脚输出,输出接口中通过DCO指示串行clock,通过FCO指示数据帧。DCLK的频率由ADC的Sample Rate,Resolution,输出Lane数和DDR还是SDR传输模式决定,以125Msps,14Bit,SDR传输,2个Lane为例,DCLK计算示例如下所示:

那么,在875MHz频率下的DCO下,在每个DCO的上升沿输出一位数据,FCO作为一个数据帧,在每个上升沿输出一个新的转换码值。由于AD9253为14BitADC,时序图中每个FCO下输出16位数据,那么两个Lane的情况下,当配置为BITWISE MODE,数据在两个Lane上交叉输出,舍弃最低位,当配置为BYTEWISE MODE时,在第一个Lane上输出BIT0-BIT6,舍弃低两位,在第二个Lane上输出BIT13-BIT7。

有个细节点,可以看到当VIN转换第N个数据时,DATA输出第N-17个数据,这是Pipeline型ADC的特点,其内部一般分为为多级转换,每级一般为Flash型ADC,同时并串转换也会加入delay,在两者的影响下,转换的数据时,经过17个CLOCK后才从ADC输出。

2.3、为什么要用ISERDESE2进行串并转换

首先FPGA内部是并行运行的,为此AD9253驱动程序的核心就是对LVDS串行输出的DATA进行串并转换。相信初学者对于串并转换想到的就是在每个CLOCK边沿进行移位,但是通过上面对DCLK的计算可以看到,在875Mclock下该方式已经不是时序不满足了,而是时序爆炸,这个我会在跨时钟域处理中介绍时序报告的查看,并以400MHz和200MHzclock为例进行对比。基于此原因,Xilinx FPGA中集成了SelectIO资源,其中有专用的串并转换模块ISERDESE2,如下图所示:

LVDS接口设计及应用(1)——以AD9253为例,FPGA学习实践之旅,fpga开发,学习

基于此模块,无需复杂操作即可实现高速串行数据采集工作。时间原因,这周写一些介绍性内容,下周按照以下目录实现LVDS接口程序设计。文章来源地址https://www.toymoban.com/news/detail-803609.html

2.4、LVDS接口程序设计框架及仿真

2.4.1、ISERDES2原语介绍

2.4.2、采样clock程序设计

2.4.3、帧同步程序设计

2.4.4、数据采集程序设计

2.4.5、TestBench写LVDS时序及仿真结果

到了这里,关于LVDS接口设计及应用(1)——以AD9253为例的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 光刻机基于dsp+fpga+ad+endac光纤传输的高速数据采集与伺服接口系统设计(一)

    光刻机双工件台运动控制系统,控制任务相当复杂,要求极高的速度和精度,且设 备体积庞大,各传感器执行器空间距离较远,线缆众多现场电磁干扰严重。 为满足控制系统要求,本文利用 DSP 的高速浮点运算能力、 FPGA 强大的并行处理 能力及光纤通信传输距离远、抗干扰

    2024年02月03日
    浏览(51)
  • AD21 PCB设计的高级应用(四)FPGA的管脚交换功能

    高速 PCB 设计过程中,涉及的 FPGA等可编程器件管脚繁多,也因此导致布线的烦琐与困难,Altium Designer 可实现 PCB 中 FPGA 的管脚交换,方便走线。 1.FPGA管脚交换的要求 (1)一般情况下,相同电压的 Bank之间是可以互调的。在设计过程中,要结合实际,有时要求在一个 Bank 内调整,就需要

    2024年02月07日
    浏览(30)
  • 基于FPGA的LVDS过采样数据恢复设计

    一言蔽之,就是利用PLL产生多个不同相位的同频时钟,对数据进行多倍采样后判决最佳采样位,将接收数据恢复输出。 如图所示,过采样恢复数据基本流程如下: 8倍过采样:生成相位分别为0,45°,90°,135°的四个时钟通过双边沿对数据进行采样,以获得8倍过采样的效果。

    2024年02月15日
    浏览(44)
  • FPGA学习笔记:数据采集传输系统设计(三):AD采集驱动ADC128S052

    ADC128S052为 12 位、8通道 的模数转换器 (ADC),转换速度高达 10 MSPS,采用SPI串行通信。 (1)工作时序图 应注意DIN中配置好的通道地址ADD在下一次采样时才生效 。 从时序图中可得出,ADC芯片在上升沿时采样,读取DIN数据;DOUT在下降沿时改变数据。 (2)串行时序图 片选信号在

    2024年02月07日
    浏览(55)
  • AD9680+JESD204B接口+FPGA FMC高速率数据采集板卡

    板卡概述: 【FMC_XM155】 FMC_XM155 是一款基于 VITA57.1 标准的,实现 2 路 14-bit、500MSPS/1GSPS/1.25GSPS 直流耦合 ADC 同步采集 FMC 子卡模 块。 该模块遵循 VITA57.1 规范,可直接与 FPGA 载卡配合使用,板 卡 ADC 器件采用 ADI 的 AD9680 芯片,该芯片具有两个模拟输入通道和两个 JESD204B 输出数

    2024年02月14日
    浏览(47)
  • 《FPGA至简设计原理与应用》学习笔记1 —— FPGA基础

    视频:https://www.bilibili.com/video/BV14K4y1u7kH/ 资料:https://www.aliyundrive.com/s/E9H7Mc5hqhu FPGA是什么东西? FPGA全称Field-Programmable Gate Array,即现场可编程门阵列 简而言之FPGA是一个可以通过 编程 来 改变内部结构 的芯片。 如果要实现相应的功能,需要通过编程即使用硬件描述语言进行

    2024年02月08日
    浏览(46)
  • 【FPGA】verilog语法的学习与应用 —— 位操作 | 参数化设计

    学习新语法,争做新青年 计数器实验升级,让8个LED灯每个0.5s的速率循环闪烁,流水灯ahh好久不见~ 去年光这个就把我折磨够呛。。我肉眼可见的脱发就是从那时候开始的。。在那两个月我直接掉了10斤啊喂~ (没节食、没运动、没失恋哈哈哈 产生0.5s周期的计数器 为了避免仿

    2024年02月11日
    浏览(43)
  • 9.8日fpga之DA/AD的学习

     一、DAC 权电阻DA           具体参考数字电路。我们输入数字量,这里以4位为例,比如D3-D0=1001,对应得到一个 ,通过Rf,得到输出电压U0。 二、ADC         主要就是采样定理和编码。取样、保持、量化、编码。    量化后就可以进行编码然后输出数字信号了。比如输入

    2024年02月01日
    浏览(35)
  • 半导体运动台基于dsp+fpga+ad+endac的高速数据采集FPGA设计(二)

    4 系统 FPGA 程序的设计 4.1 设计方法及逻辑设计概述 4.1.1 开发环境与设计流程 Quartus II 是 Altera 公司综合开发工具,它集成了 FPGA/CPLD 开发过程中所设计 的所有工具和第三方软件接口,支持多时钟分析, LogicLock 基于块的设计,片上可编 程系统 SOPC, 内嵌在线逻辑分析仪 Signal

    2024年02月12日
    浏览(45)
  • LVDS接口和LVDS技术

    目前6.5寸及以上尺寸的液晶屏大多都是LVDS接口的了,而LVDS接口的屏主要是应用于工控行业。 如下图就是LVDS接口的使用场景: 下图所示为五通道LVDS发送芯片(DS90C385)内部框图。包含了四个数据信号(其中包括RGB、数据使能DE、行同步信号HS、场同步信号VS)通道和一个时钟信号

    2024年02月08日
    浏览(33)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包