27-硬件设计-TYPE-C电路设计

这篇具有很好参考价值的文章主要介绍了27-硬件设计-TYPE-C电路设计。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

硬件设计-TYPE-C电路设计

type-c耳机硬件设计,硬件设计,硬件工程,单片机,嵌入式硬件

1.引脚说明

type-c耳机硬件设计,硬件设计,硬件工程,单片机,嵌入式硬件
type-c耳机硬件设计,硬件设计,硬件工程,单片机,嵌入式硬件
type-c耳机硬件设计,硬件设计,硬件工程,单片机,嵌入式硬件
由于USB2.0的数据率最高只有480Mbps, 可以不考虑信号走线的阻抗连续性,USB2.0的D+/-信号可以不被MUX控制而直接从主控芯片走线,然后一分二连接至USB Type-C插座的两组D+/-管脚上。
但USB3.0或者USB3.1的数据率高达5Gbps或者10Gbps,如果信号线还是被简单地一分二的话,不连续的信号线阻抗将严重破坏数据传输质量,因此必须由MUX切换来保证信号路径阻抗的一致性,以确保信号传输质量。

  1. 检测 USB 端口的连接
    DFP为Host端,UFP 为device端。在DFP的CC pin会有上拉电阻Rp,在UFP会有下拉电阻Rd。在DFP与UFP未连接之前,DFP的VBUS是没有输出的。当DFP与UFP连接后,CC pin相接,DFP的CC pin 侦测到UFP pulldown Rd,表示接到Device,DFP便打开VBUS的FET开关,输出VBUS电源给UFP。
    type-c耳机硬件设计,硬件设计,硬件工程,单片机,嵌入式硬件
    type-c耳机硬件设计,硬件设计,硬件工程,单片机,嵌入式硬件
  2. 检测正反插
    由于Type-C是支持正反插,CC pin被用来侦测正反插,从DFP的角度来看,当CC1接到Pulldown就是正插,如果是CC2接到Pulldown就是反插。在侦测完正反插后,就会输出相对应的USB信号,例如CC1对应的是SSTX1与SSRX1。下图的右边整合了MUX,由于USB 3.1的data rate高达10 Gbps,为了避免PCB的走线出现分支,所以正反插进来的信号会由MUX来切换,正插时:切换到SSRX1&SSTX1,反插时:切换到SSRX2&SSTX2
    type-c耳机硬件设计,硬件设计,硬件工程,单片机,嵌入式硬件
  3. PD充电检测
    USB PD的功能还需要有USB PD Phy chip来完成Protocol沟通,而Protocol信号是载在两端连接的CC pin上。沟通方式是通过双相标记编码(BMC)编码。
    type-c耳机硬件设计,硬件设计,硬件工程,单片机,嵌入式硬件
  4. 数据线上的Ra
    带电子标签的线缆,其中一个CC管脚被更名为VCONN,用于给电子标签芯片供电。这个VCONN管脚与GND之间需要一个Ra电阻,这个电阻值范围是800Ω~1.2KΩ。
    如果其中一个CC引脚上检测到有效的Rp/Rd连接,则VCONN电源可以接到另一个对应的CC引脚。
    如果其中一个CC引脚上检测到有效的Rp/Rd连接,先检查另一个CC引脚是否也有Rp/Ra连接,然后再提供VCONN。
    先检测是否有Ra存在,如果有说明需要Vconn供电,此时再提供Vconn。检测过程不需要Vconn存在。
    注意,每一个CC引脚内部都有一个开关,轮训CC和VCONN功能,下图是一个典型的连接方式:
    type-c耳机硬件设计,硬件设计,硬件工程,单片机,嵌入式硬件
  5. 手机都是DRP
    现实中,我们的手机都是DRP,既能做DFP,又能做UFP,那么是如何切换呢?
    DRP在待机模式下每50ms在DFP和UFP间切换一次。当切换至DFP时,CC管脚上必须有一个上拉至VBUS的电阻Rp或者输出一个电流源,当切换至UFP时,CC管脚上必须有一个下拉至GND的电阻Rd。此切换动作必须由CC Logic芯片来完成。当DFP检测到UFP插入之后才可以输出VBUS,当UFP拔出以后必须关闭VBUS。此动作必须由CC Logic芯片来完成。下面是一个CC逻辑芯片框图,CC上有一个开关,在不断切换功能。
    type-c耳机硬件设计,硬件设计,硬件工程,单片机,嵌入式硬件
  6. 模拟耳机
    协议要求模拟耳机转接线上把两个CC引脚直接接到GND(必须小于Ra)。
    type-c耳机硬件设计,硬件设计,硬件工程,单片机,嵌入式硬件

2.设计架构

TYPE-C接口需要有两组USB3.0的发送和接收差分对。
type-c耳机硬件设计,硬件设计,硬件工程,单片机,嵌入式硬件
TYPE-C接口可以通过MUX复用器芯片进行桥接,通过芯片检测CC1还是CC2
type-c耳机硬件设计,硬件设计,硬件工程,单片机,嵌入式硬件
type-c耳机硬件设计,硬件设计,硬件工程,单片机,嵌入式硬件
type-c耳机硬件设计,硬件设计,硬件工程,单片机,嵌入式硬件
type-c耳机硬件设计,硬件设计,硬件工程,单片机,嵌入式硬件

type-c耳机硬件设计,硬件设计,硬件工程,单片机,嵌入式硬件
还可以有多路U3通道的情况下通过两路U3通道
type-c耳机硬件设计,硬件设计,硬件工程,单片机,嵌入式硬件
全功能的TYPE-C不仅包含了U3通道,还包括了DP显示接口。中间通过MUX芯片进行识别与判断。
type-c耳机硬件设计,硬件设计,硬件工程,单片机,嵌入式硬件
SUB线缆在使用DP接口是,化身为AUX_P/AUX_N差分引脚。
type-c耳机硬件设计,硬件设计,硬件工程,单片机,嵌入式硬件
TYPE-C快充解决方案
type-c耳机硬件设计,硬件设计,硬件工程,单片机,嵌入式硬件
CC检测方案
type-c耳机硬件设计,硬件设计,硬件工程,单片机,嵌入式硬件

3.电路设计要点

type-c耳机硬件设计,硬件设计,硬件工程,单片机,嵌入式硬件
type-c耳机硬件设计,硬件设计,硬件工程,单片机,嵌入式硬件
type-c耳机硬件设计,硬件设计,硬件工程,单片机,嵌入式硬件文章来源地址https://www.toymoban.com/news/detail-804480.html

  1. AC耦合电容放置在TX端
  2. 对外接口处的ESD芯片必须要有
  3. 机壳地与数字地隔离
  4. 注意P与N的线序不能接反
  5. CCI CC2的上下拉电阻
  6. 数据线上的滤波电感必不可少
  7. 差分90R走线,参考层完整,等长布线
  8. TX 信号对上的电容器应尽可能靠近 USB Type-C 连接器放置
  9. CC信号应作为单端走线布线,阻抗为50Ω。不要将 CC 信号作为差分对路由。CC信号很敏感,因此它们的布线应没有全板短截线。CC信号不得跨平面分裂,因为这会导致不可预测的返回路径电流,这可能会导致信号完整性问题以及EMI问题。

到了这里,关于27-硬件设计-TYPE-C电路设计的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 数字电路硬件设计系列(十二)之USB电路设计

    USB电路,在我们的平时的应用十分的广泛,常见的鼠标,键盘、显示屏的触摸功能等,对外的接口均使用的是USB接口。USB接口主要可以划分为两种: USB 2.0 、 USB 3.0 。从连接器上区分的依据是,内部颜色 白色 的为USB 2.0接口,内部颜色为 蓝色 的为USB 3.0接口(当然也不是绝对

    2024年02月14日
    浏览(70)
  • 数字电路硬件设计系列(三)之缓启电路设计

            在一些大电压、大电流的产品中,上电的瞬间通常会有较大的电流冲击,下图是一款产品上电过程中波形。最大的电流达到14.2A,这种过流有可能损坏电子元器件。 电流过充波形 解决上述问题,通常采取的策略是在电源的入口增加 缓启动电路 ,也成为 软起动 。

    2024年02月06日
    浏览(47)
  • 数字电路硬件设计系列(十)之RS485电路设计

    RS485通信属于串口通信中的半双工通信,RS485具有支持多节点(32个节点)、传输距离远(最大1219m)、接收灵敏度高(200mV电压)、连接简单(在构成通信网络时,仅需要一对双绞线作传输线)、能抑制共模干扰(差分传输)、成本低廉等特点,最高的传输速率可达10Mbps。在多

    2024年02月06日
    浏览(72)
  • 硬件设计--stm32自动下载电路设计

    1、Stm32 一键下载电路详解 2、启动模式,BOOT0和BOOT1详解 3、STM32自动ISP电路设计 4、STM32 USB接口 一键下载电路详解与过程分析 参考博客:FlyMcu - 用于STM32芯片ISP串口程序一键下载的免费软件 下面是stm32自动下载电路原理图。 正常使用下BOOT1引脚需要接地(不需要debug调试),也就

    2024年02月16日
    浏览(42)
  • 数字电路硬件设计系列(十七)之上电时序控制电路

    上电时序,也叫做Power-up Sequence,是指电源时序关系。 下面 就是一系列电源的上电的先后关系: 采用不同的电容来控制上电延时时间的长短,具体的电路见下图: 这种上电时序控制的方式, 电路结构简单 ,但是 延时时间难以精确的控制 。 在FPGA的电源时序控制中,应用十

    2024年02月12日
    浏览(39)
  • 硬件电路设计----DC-DC电路

    文章目录 一、 概念及特点 二、分类 三、设计技巧及主要技术参数选用要求 四、器件选型一般原则 五、 外围器件选择的要求 六 、PCB设计要求 大家好,我是致力于在硬件设计创出一片天地的新手小白:陌白 电子产品中,总是可见DC-DC的身影,今天分享DC-DC的相关知识点。

    2024年02月09日
    浏览(33)
  • 数字电路硬件设计系列(七)之泄放电路设计

    泄放电路就是将一部分能量转换成热或者其它形式能量的电路。 单板断电后,LED灯长时间没有熄灭,就是对储能器件的能量没有合理的泄放掉。 余电快速泄放电路 ,即 放电电路 ,用在需要快速反复开关电源,且负载电路上有大容量电容的场景。断开电源开关后,如果负载

    2024年02月09日
    浏览(136)
  • 数字电路硬件设计系列(一)之电源入口设计(保险丝+TVS管+防反接电路)

            板载的电源设计通常包含三个部分: 保险丝、TVS管、防反接电路 。关于这三者的顺序,不同人有不同的理解。我的理解:保险丝的应是板载的第一道防护,浪涌可能对防反接电路上的器件造成不可逆的损坏,因此TVS管应该在防反接电路的前端。(如有不同的理解

    2024年02月06日
    浏览(82)
  • 【硬件设计】INA282电流采集电路

    电路原理图和PCB提取方式(立创EDA文件): 关注微信公众号:码上芯路人 私信:硬件设计 电流采集电路是一种用于检测电路中电流的电路。它通常由电流传感器、信号调理电路和模数转换器(ADC)组成。其主要功能是将输入电流转换为电压信号,并对信号进行放大、滤波和

    2024年02月12日
    浏览(71)
  • 硬件设计中与门、或门、非门电路详解

        目录 ​第一:与门电路 ​第二:或门电路 ​第三:非门电路 ​第四:门电路应用实例 ​第五:触摸键控电路 门电路是数字电路中最基本的逻辑单元。它可以使输出信号与输入信号之间产生一定的逻辑关系。在数字电路中,信号大都是用电位(电平)高低两种状态表示

    2024年02月06日
    浏览(31)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包