FPGA的电平标准

10月前作者：云影点灯大师分类：Toy博客阅读(39) 违法举报

这篇具有很好参考价值的文章主要介绍了FPGA的电平标准。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

标准介绍

TTL：三极管单端输出（FPGA板子上的IO电平标准）几十MHZ
CMOS：MOS管单独输出，功耗低，翻转快（<150MHZ）

LVDS：低压差分信号
LVPECL:高速差分，PECL差值更大，干扰更强，速度大于LVDS
当外部电平输入为LVPECL,而FPGA是LVDS时：硬件需要使用电阻网络将LVPECL转换为LVDS.

TMDS：差分，针对HDMI视频传输.
要求10bit 数据串行通过端口

SSTL,HSTL:专用于DDR存储器的单端标准

单端：信号由一根导线输出。
差分：信号由两根导线输出，理论最高2G，实际300~400MHZ。
在使用LVDS时，BANK供电一定要为2.5V或1.8V，如果为3.3V则只能使用接收功能。文章来源地址https://www.toymoban.com/news/detail-808183.html

到了这里，关于FPGA的电平标准的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处：如若内容造成侵权/违法违规/事实不符，请点击违法举报进行投诉反馈，一经查实，立即删除！

分享到：

领支付宝红包赞助服务器费用

嵌入式中的MCU、ARM、DSP、FPGA

目录 “角色扮演” MCU ARM 特点 DSP 特点 FPGA 特点应用 MCU（Microcontroller Unit）、ARM（Advanced RISC Machine）、DSP（Digital Signal Processor）和FPGA（Field-Programmable Gate Array）都是在嵌入式系统中常见的硬件组件，它们在嵌入式系统中扮演不同的角色。 1.

2024年02月08日
浏览(59)
嵌入式硬件电路·电平

目录 1. 电平的概念 1.1 高电平 1.2 低电平 2. 电平的使用场景 2.1 高电平使能 2.2 低电平使能 2.3 失能电平是指电信号电压的大小或高低状态。在数字电子学中，电平有两种状态，高电平和低电平，用来表示二进制中的1或0。在模拟电子学中，电平可以是一

2024年02月04日
浏览(55)
读书·基于RISC-V和FPGA的嵌入式系统设计

引言：第八届集成电路创新创业大赛龙芯杯是有关嵌入式SoC设计的由于我本身是做纯硬件设计，此前没怎么接触软硬协同玩过Zynq，但是到SDK部分就去吃灰了现在后悔了，所以，做人一定要有始有终啊~TAT ------------------------------------------------------

2024年03月17日
浏览(53)
基于FPGA的多通道数据采集系统Verilog设计嵌入式

基于FPGA的多通道数据采集系统Verilog设计嵌入式在本文中，我们将介绍基于FPGA的多通道数据采集系统的Verilog设计，该系统可用于同时采集和处理多个通道的数据。我们将详细讨论系统的设计原理和实现步骤，并提供相应的Verilog源代码。系统概述多通道数据采集系统是一种

2024年02月07日
浏览(71)
嵌入式单片机 TTL电平、232电平、485电平的区别和联系

TTL、232和485是常见的串口通信标准，它们在电平和通信方式上有所不同， ①一般情况下TTL电平应用于单片机外设，属于MCU/CPU等片外外设； ②232/485电平应用于产品整体对外的接口，一般是片外TTL串口转232/485,232/485进行数据通信传输； 1、TTL电平（1）TTL（Transistor-Transistor Log

2024年04月15日
浏览(50)
【risc-v】易灵思efinix FPGA riscv嵌入式软件源码分享

分享一些fpga内使用riscv软核的经验，共大家参考。后续内容比较多，会做成一个系列。本系列会覆盖以下FPGA厂商易灵思 efinix 赛灵思 xilinx 阿尔特拉 Altera 本文内容隶属于【易灵思efinix】系列。【risc-v】易灵思efinix FPGA sapphire_soc IP配置参数分享-CSDN博客【risc-v】易灵思

2024年01月19日
浏览(57)
【正点原子FPGA连载】第十六章DP彩条显示实验摘自【正点原子】DFZU2EG_4EV MPSoC之嵌入式Vitis开发指南

1）实验平台：正点原子MPSoC开发板 2）平台购买地址：https://detail.tmall.com/item.htm?id=692450874670 3）全套实验源码+手册+视频下载地址： http://www.openedv.com/thread-340252-1-1.html DP接口即DisplayPort接口，DisplayPort是由视频电子标准协会(VESA)发布的显示接口。作为DVI的继任者，DisplayPort将在

2024年02月11日
浏览(46)
【正点原子FPGA连载】第十五章eMMC读写测试实验摘自【正点原子】DFZU2EG_4EV MPSoC之嵌入式Vitis开发指南

1）实验平台：正点原子MPSoC开发板 2）平台购买地址：https://detail.tmall.com/item.htm?id=692450874670 3）全套实验源码+手册+视频下载地址： http://www.openedv.com/thread-340252-1-1.html eMMC是一种嵌入式多媒体存储卡，它具有存储容量大、传输速度快、易于使用等优点，主要应用于对存储容量有

2024年02月06日
浏览(66)
【正点原子FPGA连载】第二章安装Ubuntu操作系统摘自【正点原子】DFZU2EG_4EV MPSoC之嵌入式Linux开发指南

1）实验平台：正点原子RV1126 Linux开发板 2）平台购买地址：https://detail.tmall.com/item.htm?id=692176265749 3）全套实验源码+手册+视频下载地址： http://www.openedv.com/thread-340252-1-1.html 前面虚拟机已经创建成功了，相当于硬件已经准备好了，接下来就是要在虚拟机中安装Ubuntu系统了，首先

2023年04月26日
浏览(57)
【正点原子FPGA连载】第十章Petalinux构建Qt和OpenCV交叉编译开发环境摘自【正点原子】DFZU2EG_4EV MPSoC之嵌入式Linux开发指南

1）实验平台：正点原子MPSoC开发板 2）平台购买地址：https://detail.tmall.com/item.htm?id=692450874670 3）全套实验源码+手册+视频下载地址： http://www.openedv.com/thread-340252-1-1.html 如果读者用过2019.1之前的Petalinux，会知道在设置Petalinux工作环境变量后可以直接使用arm或aarch64的linux交叉编译

2024年02月07日
浏览(81)