【ARMv8M Cortex-M33 系列 7.4 -- 如何使能 usagefault | memmange fault | bus fault 中断】

这篇具有很好参考价值的文章主要介绍了【ARMv8M Cortex-M33 系列 7.4 -- 如何使能 usagefault | memmange fault | bus fault 中断】。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。


请阅读【嵌入式开发学习必备专栏 之 ARM Cortex-Mx专栏】


背景

由于文章【ARMv8M Cortex-M33 系列 7.2 – HardFault 问题定位 1】 中提到了HardFault 的发生是由于其它异常所升级导致的,所以就需要调查下如何是能其它异常中断。

异常使能配置

在 ARM Cortex-M33 核心上启用 UsageFaultMemManageFaultBusFault 异常的方法是通过设置系统控制块 (System Control Block, SCB) 中的配置寄存器。以下是如何启用这些异常中断的步骤:

  1. 设置 SCB 中的 SHCSR (System Handler Control and State Register): - SCB->SHCSR 寄存器包含控制系统处理程序(如 UsageFaultMemManageBusFault)的使能位。
  2. 配置对应的使能位: - 通过设置 SCB->SHCSR 中的以下位来使能对应的异常:
  • SCB_SHCSR_MEMFAULTENA_Msk:使能 MemManage 异常。
  • SCB_SHCSR_BUSFAULTENA_Msk:使能 BusFault 异常。
  • SCB_SHCSR_USGFAULTENA_Msk:使能 UsageFault 异常。

以下是相应的代码示例:

#include "core_cm33.h" // 包含 CMSIS 核心寄存器定义和功能 
void EnableFaults(void) 
{ 
	// 使能 MemManage 异常 
	SCB->SHCSR |= SCB_SHCSR_MEMFAULTENA_Msk; 

	// 使能 BusFault 异常 
	SCB->SHCSR |= SCB_SHCSR_BUSFAULTENA_Msk; 

	// 使能 UsageFault 异常 
	SCB->SHCSR |= SCB_SHCSR_USGFAULTENA_Msk; 
} 

当你运行上面的代码后,MemManageFaultBusFaultUsageFault 异常将被使能,并且在相应的故障条件发生时,处理器将进入对应的异常处理程序。

还有一点需注意的是,在默认情况下,Cortex-M 处理器的 MemManageBusFault 异常是使能的,但 UsageFault 异常可能默认是禁用的。因此,如果你希望捕获所有可能的异常状况,不要忘记使能 UsageFault 异常。

启用这些异常后,你还需要实现相应的异常处理函数(例如 MemManage_HandlerBusFault_HandlerUsageFault_Handler),以便在异常发生时执行适当的错误处理或恢复操作。

如果使用的是 RT-Thread 或其他类似的实时操作系统,通常这些异常处理函数已经由操作系统提供,或者你可以在操作系统框架内自定义它们。

【ARMv8M Cortex-M33 系列 7.2 – HardFault 问题定位 1】 中提到了提到了通过 CFSR 寄存器可以看到UFSR 位域 INVPC 置位了,所以接下来又需要调查下,这个是个什么东东?

UFSR 位域 INVPC 中的 “Invalid PC flag. Sticky flag indicating whether an integrity check error has occurred.

在 ARM Cortex-M33 微控制器系列中,UFSR(UsageFault Status Register)是一个寄存器,其中包含了使用错误(UsageFault)的状态信息。UFSR的位域 INVPC(Invalid PC Load UsageFault)是 UFSR 寄存器的一个特定标志位,用于捕获程序计数器 (PC) 载入时的完整性检查错误。

INVPC 标志被设置时,它表示处理器试图执行一个无效或损坏的指令。这通常是因为 PC 包含了一个非法的地址,这可能发生在以下情况:

  • PC 被加载了一个未能正确对齐的地址。在 Cortex-M33 架构中,所有指令必须是 2 字节或 4 字节对齐的。如果 PC 的值不是 2 字节或 4 字节对齐的,会触发 INVPC 错误。

  • PC 被加载了一个不能作为指令执行的地址。例如,如果 PC 被设置为指向一个数据区域或者一个禁止执行的内存区域,将无法执行有效指令,从而导致完整性错误。

INVPC 是一个粘滞(sticky)标志,这意味着一旦设置,它将保持被设置的状态,直到软件明确清除它。这允许在调试期间或通过故障处理例程来检测到这类问题的发生。

如果在 Cortex-M33 微控制器上触发了一个 UsageFault,并且 INVPC 标志被设置,需要检查以下几点来确定问题的原因,并采取相应的解决措施:

  • 检查程序计数器的当前值,查看它是否指向了一个有效的指令地址。
  • 确认最近执行的指令和代码路径,检查有无可能导致 PC 被错误加载的逻辑。
  • 审查你的代码,确保所有函数指针、中断向量和跳转地址都是有效且正确对齐的。
  • 使用调试器进行单步执行,以更精确地定位导致 PC 载入无效地址的具体指令。

由于 INVPC 错误通常是严重的程序错误,可能需要对系统进行全面的审查和测试,以确保代码的健壮性和稳定性。文章来源地址https://www.toymoban.com/news/detail-808865.html

到了这里,关于【ARMv8M Cortex-M33 系列 7.4 -- 如何使能 usagefault | memmange fault | bus fault 中断】的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 【ARMv8M Cortex-M33 系列 7.1 -- xPSR | CFSR | HFSR | BFAR | MMFAR 寄存器】

    请阅读 【嵌入式开发学习必备专栏 之 ARM Cortex-Mx专栏】 由于在RA4M2(Cortex-M33)移植RT-Thread OS的时候遇到了 Hardfault,不知道如何分析错误原因,后参考以前写的文章【ARM Cortex-M 系列 2.1 – RT-Thread Cortex-M7 异常处理及 hardfault 处理分析】 来查找原因。 在 ARM Cortex-M33 微控制器上

    2024年01月20日
    浏览(35)
  • 【ARMv8M Cortex-M33 系列 7.3 -- EXC_RETURN 与 LR 及 PC 的关系详细介绍】

    请阅读 【嵌入式开发学习必备专栏 之 ARM Cortex-Mx专栏】 接着上篇文章:【ARMv8M Cortex-M33 系列 7.2 – HardFault 问题定位 1】,后面定位到是在 cortex-m33/context_gcc.S 执行完 BX Lr 之后就发生了 HardFault,通过JLink 发现 LR 的值为 0xfffffffd 所以又继续调查了 EXC_RETURN 的具体含义。 在 ARM

    2024年01月25日
    浏览(34)
  • 【ARMv8M Cortex-M33 系列 3 -- RT-Thread renesas/ra4m2-eco 移植编译篇】

    请阅读 【嵌入式开发学习必备专栏 之Cortex-M33 专栏】 本文以瑞萨的 ra4m2-eco 为例介绍如何下载rt-thread 及编译的设置。 RT-Thread 代码下载 : git clone 路径 :https://github.com/RT-Thread/rt-thread 代码下载下来后如下: 此外还需自行下载一套编译 arm gcc 编译工具,如 gcc-arm-none-eabi 。 编

    2024年02月03日
    浏览(34)
  • 【ARM Cortex-M 系列 3 番外篇 -- ARMv6, ARMv7, ARMv8, ARMv9 架构差异及精简指令集 与 复杂指令集 介绍】

    上篇文章:ARM Cortex-M 系列 2.1 – RT-Thread Cortex-M7 异常处理及 hardfault 处理分析 ARM架构是一种处理器架构,全称为高级精简指令集计算机(Advanced RISC Machine)。它是英国ARM公司设计的一种精简指令集( RISC )处理器架构,和复杂指令集( CISC )处理器架构相对。 CISC 与 RISC 差异

    2024年02月08日
    浏览(34)
  • 【ARM Cortex-M 系列 1.1 -- Cortex-M33 与 M4 差异 详细介绍】

    请阅读 【嵌入式开发学习必备专栏 之 Cortex-Mx 专栏】 在移植 RT-Thread 到 瑞萨RA4M2(Cortex-M33)上时,遇到了hardfault 问题,最后使用了Cortex-M4中的调度相关的函数后,OS 可以正常调度了。所以这里做下 M33与 M4的关系梳理。 ARM Cortex-M33 和 Cortex-M4 都是 ARM 公司设计的32位RISC微处理

    2024年01月21日
    浏览(32)
  • 【ARM Cortex-M 系列 1 -- Cortex-M0, M3, M4, M7, M33 差异】

    请阅读 【ARM Coresight | AMBA BUS| Armv8/v9 | GCC 专栏导读】 下篇文章:ARM Cortex-M 系列 2 – CPU 之 Cortex-M7 介绍 Cortex-M0/M0+ 介绍 Cortex-M0 是 ARM 公司推出的一款微控制器(MCU)核心。这个核心是基于 ARMv6-M 架构设计的, 只支持 56 条指 令的小指令集,大部分指令是 16 位指令, 是 ARM Cor

    2024年02月17日
    浏览(32)
  • 【ARM Cortex-M 系列 1 -- Cortex-M0, M3, M4, M7, M33, M35P 差异】

    请阅读 【ARM Coresight | AMBA BUS| Armv8/v9 | GCC 专栏导读】 下篇文章:ARM Cortex-M 系列 2 – CPU 之 Cortex-M7 介绍 Cortex-M0/M0+ 介绍 Cortex-M0 是 ARM 公司推出的一款微控制器(MCU)核心。这个核心是基于 ARMv6-M 架构设计的, 只支持 56 条指 令的小指令集,大部分指令是 16 位指令, 是 ARM Cor

    2024年02月05日
    浏览(33)
  • ARMv8如何读取cache line中MESI 状态以及Tag信息(tag RAM & dirty RAM)并以Cortex-A55示例

    本文以Cortex-A55处理器为例,通过访问 处理器中的内部存储单元(tag RAM和dirty RAM),来读取cache line 中的MESI信息。 Cortex-A55提供了一种通过读取一些系统寄存器,来访问Cache 和 TLB使用的一些内部存储单元(internal memory)的机制。这个功能可以探查出当缓存中的数据与主存中的

    2024年02月07日
    浏览(34)
  • NXP i.MX 8M Plus工业开发板硬件说明书( 四核ARM Cortex-A53 + 单核ARM Cortex-M7,主频1.6GHz)

    本文主要介绍创龙科技TLIMX8MP-EVM评估板硬件接口资源以及设计注意事项等内容。 创龙科技TLIMX8MP-EVM是一款基于NXP i.MX 8M Plus的四核ARM Cortex-A53 + 单核ARM Cortex-M7异构多核处理器设计的高性能工业评估板,由核心板和评估底板组成。ARM Cortex-A53(64-bit)主处理单元主频高达1.6GHz,ARM

    2024年02月11日
    浏览(73)
  • NXP i.MX 8M Mini工业核心板硬件说明书(四核ARM Cortex-A53 + 单核ARM Cortex-M4,主频1.6GHz)

    创龙科技SOM-TLIMX8是一款基于NXP i.MX 8M Mini的四核ARM Cortex-A53 + 单核ARM Cortex-M4异构多核处理器设计的高端工业级核心板,ARM Cortex-A53(64-bit)主处理单元主频高达1.6GHz,ARM Cortex-M4实时处理单元主频高达400MHz。处理器采用14nm最新工艺,支持1080P60 H.264视频硬件编解码、1080P60 H.265视频硬

    2024年02月11日
    浏览(38)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包