数字IC后端设计实现 | PR工具中到底应该如何控制density和congestion?(ICC2&Innovus)

这篇具有很好参考价值的文章主要介绍了数字IC后端设计实现 | PR工具中到底应该如何控制density和congestion?(ICC2&Innovus)。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

吾爱IC社区星友提问:请教星主和各位大佬,对于一个模块如果不加干预工具会让inst挤成一团,后面eco修时序就没有空间了。如果全都加instPadding会导致面积不够overlap,大家一般怎么处理这种问题?

在数字IC后端设计实现中经常会有这方面的困扰。这也是小编在咱们社区IC后端训练营中一直强调每个步骤做完都要做physical方面的检查——congestion和density map review。

对于一个design结果,congestion的overflow太高会导致design绕不通,这点相信所有人都已经有共识了。那么density太高,会有哪些弊端呢?

1)后续Timing ECO无法做cell sizeup和buffer insertion
2)PT Dmsa Timing和PR Timing ECO后结果一致性差
3)Routing DRC
4)动态IR Drop差

那么我们在做数字后端PR实现时应该如何控制congestion和density的约束呢?

Innovus:

● 设置Module Padding

setPlaceMode -modulePadding 1.2

上面的mode setting相当于把指定module的面积扩大20%。

如果想要reset module padding的设置,我们可以把modulePadding值设置成1.0。

需要注意的是Module padding 仅仅对corase placer引擎有用,而且是一个soft constraint。如果希望工具在其他阶段比如refinePlace也honor这种约束,我们需要使用specifyInstPad来约束。而且还需要设置如下特殊的place mode setting。

setPlaceMode -place_detail_honor_inst_pad

● 均匀摆放

setPlaceMode -place_global_uniform_density true (对于设计density低于70%的更有用)

setPlaceMode -place_global_max_density 0.82

setOptMode -maxLocalDensity 0.75(隐藏变量)

ICC2:

下图所示为ICC2中没有使用congestion和density控制开关的实现结果。从图中可以看到局部区域congestion非常严重,而且module的cell非常聚集,设计中很多地方都是空的。

数字IC后端设计实现 | PR工具中到底应该如何控制density和congestion?(ICC2&Innovus),数字IC后端,cell density,congestion map,IC后端设计,数字后端,innovus,icc2

在ICC2中是支持工具自动调整density和congestion约束值的。在place的log中往往能看到如下所示的信息。

Information: Automatic density control has selected the following settings: max_density xx; congestion_driven_max_utilization xx (PLACE-027)

如果我们发现工具自己调整的结果不理想,我们可以通过下面的app option将auto max density功能关掉,并设置上我们自己认为合理的约束值。
set_app_options -list [list plan.place.auto_max_density false]
place.coarse.max_density=0

set_app_options -name place.coarse.congestion_driven_max_util -value $util_value

set_app_options -name place.coarse.max_density -value $density_value

数字IC后端设计实现 | PR工具中到底应该如何控制density和congestion?(ICC2&Innovus),数字IC后端,cell density,congestion map,IC后端设计,数字后端,innovus,icc2

● place.coarse.auto_density_control

默认true,工具会在不产生congestion的情况下尽量提高局部的cell density。如果我们发现工具最终做出来的density还是太高了,我们可以不让工具自己来调整density值。

● place.coarse.max_density

默认0,place时local density的最大值,遇到auto density control为true时工具会在不同阶段给出合适的max density值,当我们定义一个density值,工具会尽量按照这个约束值来做标准单元的摆放。

● place.coarse.congestion_driven_max_util

默认0.93,congestion driven的情况下,工具为了降低congestion区域的利用率,其周围的利用率最高可以堆到多少。如果当我们自定义的congestion值超过整个design的利用率,这个设置就失效了。

max_util来控制解congestion时,往四周推散cell的力度,最高不可以超过它。比如max_util=0.9,那么往周围推散cell时,周围的std cell密度(利用率)达到了0.9就停止推了,即使还没有完全解决congestion也会停下来。文章来源地址https://www.toymoban.com/news/detail-811538.html

到了这里,关于数字IC后端设计实现 | PR工具中到底应该如何控制density和congestion?(ICC2&Innovus)的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 数字IC与模拟IC到底哪个更适合你?一文为你讲清楚(内附学习视频)

    选数字IC还是模拟IC? 这是很多同学进入IC行业的一个难题,后台也有很多同学问模拟IC和数字IC的区别。 本文就从大家比较关心的内容入手,分析这两个方向的异同。 (文末有免费学习视频哦~) 这里放个入口:IC入行了解 首先要有模拟信号和数字信号的概念。 在时间和幅值

    2024年02月03日
    浏览(44)
  • IC设计工程师,参加IC面试应该注意哪些细节?

    秋招已至,诸多IC设计企业,比如联发科、长鑫、大疆、燧原、地平线、复旦微、兆易创新、百度昆仑芯等,都已经陆续开启了提前批招聘。 很多人对各种关于秋招、面试、简历的比较感兴趣,所以今天就来跟大家分享关于秋招求职面试中的一些技巧和注意事项,这份求职攻

    2024年02月15日
    浏览(50)
  • 「数字IC设计项目」 —— AHB SRAM控制器设计 & March C-算法内建自测试的实现

    本项目用Verilog HDL语言设计了AHB总线上的SRAM控制器,SRAM存储器在AHB总线上作为AHB slave存在,该SRAM控制器具有以下特性: 支持单周期的SRAM读写操作 支持低功耗工作 SRAM存储体由两个Bank组成,系统根据地址选中一块/多块Bank,未被选中的Bank将处于low-power standby模式以降低功耗

    2024年02月01日
    浏览(39)
  • 材料行业可以转IC设计后端吗?

    近来有许多材料行业的小伙伴通过后台来问我对于职业规划的看法,甚至有些小伙伴直接点明了某个行业适不适合自己,那么我这边仅以近年来比较热门的数字芯片设计来展开讲讲,材料适不适合转行做IC呢。 对于理工科的同学而言,选择哪个行业可以收获高额的薪资,更好

    2024年02月12日
    浏览(59)
  • 【数字IC精品文章收录】近500篇文章|学习路线|基础知识|接口|总线|脚本语言|芯片求职|安全|EDA|工具|低功耗设计|Verilog|低功耗|STA|设计|验证|FPGA|架构|AMBA|书籍|

    1.1 索引目的 本篇索引旨在 收藏CSDN全站中有关数字IC领域高价值文章 ,在数字芯片领域中,就算将架构,设计,验证,DFT,后端诸多岗位加在一起的数量,都不及软件类一个细分方向的岗位数量多,反映在社区氛围或是开源资料的丰富度而言,数字IC领域相较于软件/互联网领

    2024年02月03日
    浏览(120)
  • 数字IC设计之——低功耗设计

    目录 概述 背景 为什么需要低功耗设计 CMOS IC功耗分析 基本概念 功耗的分类 功耗相关构成 不同层次低功耗设计方法 芯片中的功耗分布以及对应的低功耗方案 低功耗方案 系统算法级的低功耗技术 编码阶段的低功耗技术 门控时钟 Clock Gating 物理实施的低功耗技术 操作数分离

    2023年04月18日
    浏览(83)
  • 面经-2023-中兴-数字IC设计

    专栏推荐: 2023 数字IC设计秋招复盘——数十家公司笔试题、面试实录 专栏首页: 2023 数字IC设计秋招复盘——数十家公司笔试题、面试实录 专栏内容: 笔试复盘篇 2023秋招过程中整理的笔试题,来源包括我自己求职笔试以及整理其他同学的笔试。包含华为、中兴、联发科、

    2024年02月12日
    浏览(41)
  • 模拟IC与数字IC设计该怎么选?哪个岗位薪资高?

    很多同学想要入行IC,但不知道数字和模拟方向怎么选? 如果没有亲身体会过模拟设计,并有发自内心的自信或者兴趣,一般不看好纯小白去学模拟电路设计。 模拟设计想做好,没有数学功底,没有电路分析的功底,很难会有出彩的机会。就连零极点分析都搞不清、基尔霍夫

    2024年02月03日
    浏览(62)
  • 【数字IC设计】Design Compiler入门

    本博客参考自文章链接 本文以全加器为例,演示DC综合的流程。设计文件如下: 创建library文件夹,将工艺库文件放入此文件夹,如下图所示 启动dc,输入 输入 设置目标库 输入 设置链接库 结果如下图所示 输入命令: 输入后显示如下: 然后输入check_design检查设计,如下图所

    2023年04月13日
    浏览(54)
  • 数字IC前端设计流程及详细解释

    数字前端以设计架构为起点,以生成可以布局布线的网表为终点。 使用设计的电路实现想法,主要包括:基本的RTL编程和仿真。前端设计还可以包括 IC系统设计、前仿真波形验证、综合、STA、FM验证。其中 IC系统设计最难掌握,它需要多年的IC设计经验和熟悉那个应用领域,

    2024年02月06日
    浏览(54)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包