Vivado Synth8-5535 报错解决办法

10月前作者：QYH2023 分类：Toy博客阅读(49) 违法举报

这篇具有很好参考价值的文章主要介绍了Vivado Synth8-5535 报错解决办法。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

报错内容：[Synth 8-5535] port <sys_clk> has illegal connections. It is illegal to have a port connected to an input buffer and other components. The following are the port connections : Input Buffer: Port I of instance clkin1_ibufg(IBUF) in module <clk_wiz_0_clk_wiz> Other Components: Port C of instance sys_rst_n_reg(FD) in module ddr3_rw_top...

报错原因：从引脚输入的sys_clk未经buffer不可以直接作为多个模块的输入信号。在我的代码中，sys_clk即做了always的时钟输入又做了PLL的输入，这样是不允许的连接PLL时，输入信号先要连接到内部buffer以产生较强的驱动能力，从而保证时钟的时序质量。但是由于输入信号的另一分支不经过任何电路就直接连接到了输出pad，所以存在一种可能，即连接buffer的分支会被短路，从而失去预期的效果。正因为如此，vivado给出了错误警告。

解决办法：最简单的一种办法是sys_clk只做为PLL的输入，PLL输入一个和sys_clk时钟频率相同的时钟信号，将输出的信号用于always模块。文章来源地址https://www.toymoban.com/news/detail-815550.html

到了这里，关于Vivado Synth8-5535 报错解决办法的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处：如若内容造成侵权/违法违规/事实不符，请点击违法举报进行投诉反馈，一经查实，立即删除！

分享到：

领支付宝红包赞助服务器费用

vivado报错：USF-XSim-62的常见解决办法

我们在使用vivado的时候，做完了一些模块以后，进行仿真的时候会出现以下错误： [USF-XSim-62] \\\'compile\\\' step failed with error(s). Please check the Tcl console output or \\\'C:/Users/gongdell/ddc/ddc.sim/sim_1/behav/xsim/xvlog.log\\\' file for more information. 在正常情况下，vivado会指出你的代码错误的那一行，你可以

2024年02月11日
浏览(76)
纠错[Synth 8-327] inferring latch for variable ‘next_state_reg‘ [“E:/FPGA/FPGA_Project/Practice/Key_ D

错误的：因为在组合逻辑中用了非阻塞赋值。纠正后：

2024年02月16日
浏览(42)
【Vivado】 [Place 30-574] 时钟使用普通IO时的报错解决办法

今天在创建工程时，由于只是一个测试用的工程，给时钟信号分配管脚时只是简单的使用了普通的IO管脚，在实现时报了以下错误报错原因为，编译器在综合时会自动的为工程中的时钟信号生成一个全局时钟BUF，然后如果管脚分配将这个BUFG连接到普通管脚上，就会报以上错误

2024年02月11日
浏览(43)
github 报错 Failed to connect to github.com port 443:connection timed out（最全解决办法）

1 电脑里开启了代理,例如开启了翻墙软件等,就会造成这个原因代理插件关了试下 2 由于没有指定用户密码导致的问题，在这种情况下，我们可以修改下载的仓库的URL地址，格式就是https://username:passwords@github.com/... 3 控制面板搜索凭据管理器，找到github.com删除

2024年02月13日
浏览(71)
git 报错Failed to connect to github.com port 443 after 21224 ms: Timed out 解决办法

在 git clone 或者 git push 时，一直报错 Failed to connect to github.com port 443 after xxx ms: Timed out 网页可以正常打开github 电脑连接VPN Windows、Linux、Mac OS 中 git 命令相同：设置代理命令：注意事项：命令中的主机号（127.0.0.1）是使用的代理的主机号，如果代理软件运行在本机则填入1

2024年02月01日
浏览(79)
Vivado中文注释乱码的解决办法

Vivado中文注释乱码，如下图。原因是Vivado 默认编辑器是ANSI编码，Notepad++中文编码一般是UTF-8，才会导致乱码。所以，写注释推荐用英文。【解决办法】方法一：用Windows自带的记事本打开，另存为，编码选择ANSI编码即可。方法二：用SublimeText打开，File-Set File Encoding to

2024年02月11日
浏览(54)
VIVADO软件错误及解决办法汇总

在VIVADO软件编写程序时会遇到很多类型的错误，写个博客记录下来防止再犯，短期可能只有几个问题，会长期保持更新，遇到问题就记录。 2022.4.09 【问题1】 The debug port ‘u_ila_0/probe4’ has 1 unconnected channels (bits). This will cause errors during implementation 这在使用ILA时常见的错误，意

2024年02月02日
浏览(37)
Destination unreachable(Port unreachable) 错误原因和解决办法

Destination unreachable(Port unreachable) 是一条由网络设备（如路由器或防火墙）生成的ICMP（Internet Control Message Protocol）错误消息，用于通知源设备目标设备或端口无法到达。 ICMP（Internet Control Message Protocol）是一种网络协议，用于在IP网络中传输错误消息和操作控制消息

2024年02月11日
浏览(50)
vivado仿真时使用的代码与实际不一致的解决办法

在使用仿真软件时经常会遇到实际需要时间较长，而仿真需要改写实际代码运行时间的问题，在vivado软件中找到了解决办法这里使用一个最简单的例子来说明一下，学过FPGA的朋友肯定可以看出来就是一个简单的计数器使LED每500ms交替闪烁一次这里简单做一下仿真可以看的仿

2024年02月05日
浏览(46)
宝塔打开phpmyadmin后显示HTTPConnectionPool(host=‘127.0.0.1‘, port=888)问题解决办法

目录一、检查安全组和面板端口888是否开放（确认开放可以跳过一）二、检查面板软件商店是否开启三、解决问题 1.进入终端，查看端口占用情况 2.关闭80端口所对应的进程号 3.重启nginx 在我们重启服务器之后，登录宝塔面板在数据库选择数据库phpmyadmin进入时失败，会导致

2024年02月08日
浏览(40)