【allegro 17.4软件操作保姆级教程五】布线前准备之过孔、差分对、布线集合添加

这篇具有很好参考价值的文章主要介绍了【allegro 17.4软件操作保姆级教程五】布线前准备之过孔、差分对、布线集合添加。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

👉个人主页: highman110
👉作者简介:一名硬件工程师,持续学习,不断记录,保持思考,输出干货内容

目录

1.1 过孔添加与设置

1.2 添加差分对

 1.3 添加布线集合


1.1 过孔添加与设置

        布线换层时需要由过孔贯穿,而软件本身是没有过孔可以直接调用的,所以需要手动添加和设置。一般我们使用的都是通孔,盲孔和埋孔成本高,一般不使用。

        孔径、线宽、线距、铜厚这些都和工厂的加工工艺相关,一般工厂的加工能力如下(从凡亿电路的材料上截取的,不同厂家工艺能力会有不同):

allegro过孔设置,cadence allegro,硬件工程

        过孔的大小,一般可以按如下阶梯设置:

1)8/8mil,过孔选择12mil(0.3mm);

2)6/6mil,过孔选择12mil(0.3mm);

3)4/4mil,过孔选择8mil(0.2mm);

4)3.5/3.5mil,过孔选择8mil(0.2mm);

5)3.5/3.5mil,过孔选择4mil(0.1mm,激光打孔,盲埋孔);

6)2/2mil,过孔选择4mil(0.1mm,激光打孔,盲埋孔)。

        以上线宽线距规则设置指的是线到孔、线到线、线到焊盘、线到过孔、孔到盘等元素之间的大小。

        选择过孔的时候还要注意过孔的通流能力,一般情况下通流情况如下表,注意设计时要留有余量:

过孔孔径(mil)

温升10度时的通流(A)

理论计算值(A)

设计推荐值(A)

10

1.1848

1

12

1.3415

1.2

16

1.5521

1.4

20

1.7646

1.5

        过孔有常规开阻焊过孔(过孔开窗,也就是在封装制作时增加了阻焊层,如果要将过孔打在焊盘上或者为了测试需要把过孔露出来就用此类)和常规塞孔过孔(盖绿油的孔,封装上没有阻焊层,通常用的就是此类)。过孔封装制作规格如下表:

 

常规开阻焊过孔

过孔简单描述(单位:mil)            孔径/环径/阻焊直径/Flash直径

常规塞孔过孔

过孔简单描述(单位:mil)孔径/环径/Flash直径

1

 

 

VIA6_F

6/14/00

2

VIA8

8/16/20/25

VIA8_F

8/16/25

3

VIA10

10/22/27/32

VIA10_F

10/22/32

4

VIA12

12/24/29/36

VIA12_F

12/24/36

6

VIA16

16/30/35/48

VIA16_F

16/30/48

7

VIA18

18/34/39/54

VIA18_F

18/34/54

8

VIA20

20/35/40/50

VIA20_F

20/35/50

9

VIA24

24/40/45/60

VIA24_F

24/40/60

10

VIA28

28/50/55/70

VIA28_F

28/50/70

        过孔添加步骤:

        1、因为过孔实际上是个焊盘,所以要先添加封装的路径    ,padpath:焊盘文件路径,psmpath,flash文件路径。allegro过孔设置,cadence allegro,硬件工程

        2、setup-constraint-constraint manager打开规则管理器,或者直接点击图标。点击physical constraint set--all layers--VIA,找到想要添加的过孔双击即可添加,然后点击OK完成。allegro过孔设置,cadence allegro,硬件工程

allegro过孔设置,cadence allegro,硬件工程        3、此时在走线命令下,option面板选中想要添加的过孔后,双击左键即可添加。allegro过孔设置,cadence allegro,硬件工程

        4、我们打过孔数量较多时,尽量不要排在同一排,推荐交错分排打过孔,避免平面割裂。allegro过孔设置,cadence allegro,硬件工程

1.2 添加差分对

        设计中不乏有差分信号的情况,添加差分对可以使这一对线同时布线,基本做到对内等长。

        添加差分对有几种方法:

        1、手动添加。Logic--assign differential pair,点击Net栏中想要设置差分对的网络,依次点击P和N端(也可以在option面板勾选net ,layout界面直接点击与网络连接的两个引脚,对于没有命名的网络可以用此方法),点击后此网络名会出现在下面Net1和Net2中,然后在diff pair name给此差分对命名,然后点击add,即可完成添加。注意不点add直接点OK是不行的。

allegro过孔设置,cadence allegro,硬件工程

allegro过孔设置,cadence allegro,硬件工程

        2、使用规则管理器添加。点击physic--all layers(spacing--all layers也可以),选中要设置为差分对的信号,如下随便拿了两个信号举例。Create--differential pair,然后命名差分对,点击create即可完成创建。想要删除这个差分对的设置,找到刚刚命名的差分对,右键--delete,即可完成删除。

allegro过孔设置,cadence allegro,硬件工程

 allegro过孔设置,cadence allegro,硬件工程

        3、自动模糊添加。这个操作在原理图网络命名比较规范时可以操作,比如差分对都是以P、N结尾或者以+、-结尾。Logic--assign differential pair--auto generate,填入尾缀,点击generate即可完成添加。allegro过孔设置,cadence allegro,硬件工程

 1.3 添加布线集合

        在设计中,通常会有一些信号是同一类信号,同时适用同一种约束规则,这时就可以对这些信号进行分组,把同类信号添加到一个集合里。

        软件有如下几种集合类型:

        Bus:16.6以前用于归集某类信号的一个集合,可以直接对bus设置所有规则;

        Class:仅用于设置线宽、线距的信号集合;

        Net-Group:16.6以后用于归集某类信号的一个集合,可以直接对Net-Group设置所有规则;

        Match-Group:仅用于某类信号的等长参数。

        设置class/net group操作步骤:

        Physical-net-all layers-选中需要添加进class的网络-右键-create-class,命名class,勾选下图红框,选中的话,在physical创建的class,会同步出现在spacing里。添加class后直接在class上选中规则就可以驱动所有信号了,不用一个一个去设置规则。创建net group的方法类似。

allegro过孔设置,cadence allegro,硬件工程

 allegro过孔设置,cadence allegro,硬件工程文章来源地址https://www.toymoban.com/news/detail-815752.html

到了这里,关于【allegro 17.4软件操作保姆级教程五】布线前准备之过孔、差分对、布线集合添加的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • Cadence Allegro 17.4学习记录开始32-PCB Editor 17.4软件PCB中Mark点,工艺边,阻抗和工艺相关文件

    对于拼板的PCB板卡来说,每个单板上可以不添加Mark点,Mark点加在工艺边上即可; TOP面跟Bottom面都有贴片元器件的情况下,两面都需要添加Mark点; 单板上所添加的Mark点的中心点距离板边的距离尽量保证至少3mm; 为了保证印刷和贴片的识别效果,Mark点范围内尽量没有焊盘、

    2024年02月13日
    浏览(48)
  • 解决Cadence 17.4软件无法启动,capture cis启动缓慢,打开项目缓慢,allegro 打开程序未响应(即使微软拼音切换兼容模式也无法解决的情况)

    该问题并非和谐软件的问题 而是Cadence 授权验证机制导致,正常情况如果刚安装完的新系统不会出现,单很多情况下工程师使用的电脑有多网卡或多虚拟网卡 导致软件难以访问授权端口,至使软件无法正常启动 解决方案: 在高级网络设置里,先禁用掉所有网卡,然后从本地

    2024年02月17日
    浏览(131)
  • Cadence Allegro 17.4学习记录开始01-原理图Capture CIS 17.4

    在打开软件前,可以先创建一个工程文件夹,然后在这个工程文件夹里面创建3个文件夹,分别用于存放原理图文件,封装,PCB文件,这是一个好习惯便于管理文件。 使用软件:Capture CIS17.4, 首次打开这个软件,出现以下选择:根据①②③这三个步骤选择即可。 创建工程:

    2024年02月02日
    浏览(54)
  • Allegro17.4 走线、焊盘、铜皮上显示网络名

    第一步,在用户设置将Opengl模式使能 ,进入用户参数设置界面,在Display显示界面选择Opengl,右侧的第一项复选框不要勾上。 第二步,开启Opengl模式之后,在Design Parameter Editor之Display对话框中勾选 Clines Shapes Pins 三项。

    2024年02月13日
    浏览(41)
  • Cadence Allegro 17.4学习记录开始04-制作封装STM32为例

    根据元器件的规格书,找到封装图片,分析资料 制作焊盘需要记住管脚补偿: 凡亿的资料有介绍: 这个STM32的封装有有个焊盘需要制作,都是表贴焊盘: 第一;选择单位 第二:选择焊盘种类和形状 第三:设置正规则焊盘的大小,热风焊盘和隔离焊盘是负片层才使用的,可以

    2024年02月12日
    浏览(50)
  • Cadence17.4操作经验

    目录 Cadence17.4打开原理图 1. 运行“Capture CIS 17.4” 2. 打开原理图工程文件*.opj  如上图图标,其程序位置参考如下: D:CadenceCadence_SPB_17.4-2019toolsbinCapture.exe 如:D:V1.1DrvBd20221103Hi8040_VBhi8040_vb.opj 建议目录中不要有中文和空格

    2024年02月07日
    浏览(58)
  • 17.4:图的拓扑排序

    拓扑序一定是有向无环图。 拓扑排序不唯一 利用入度为零进行排序 思路:谁的入度为0,谁就是开始节点,将开始节点打印完之后,将开始节点的直接邻居的入度减1,然后重复。 利用点次进行排序。 点次越大的,排序位置越靠前。 而且我发现可以使用递归进行求点次。我

    2024年02月07日
    浏览(48)
  • 【cadence17.4窗口显示不全】

    # 问题的描述 最近升级cadence到17.4,体验一下新版本带来的新体验,发现升级后,设置对话框显示不全,看不见确认按钮,给操作带来不好的体验感,可能是软件bug问题,于是经过不断的摸索,终于完美解决此问题,特地分享出来,供大家参考。 图一 如图一所示看不到确认按

    2024年02月09日
    浏览(78)
  • Cadence(九)17.4规则与间距设置

    目录 1.布线规则 2.NECK走线 ​3.差分走线相关设置  4.设置space间距  5.高亮操作  6.区域规则 1.间距规则 打开规则管理器:setup - constraints - constraints manager 首先,我们最开始打开管理器,所有走线都服从default规则,并且系统默认5mil。 我们首先在 space 选项的spacing Constraint se

    2024年01月17日
    浏览(59)
  • allegro 差分等长布线时,右下角提示 Sphase 和 Rdly 的区别

    allegro 差分等长布线时,右下角提示 Sphase 和 Rdly 的区别 布差分线时,自己做个备忘。 Static Phase Tolerance(Sphase): 这个约束设置了两根差分线之间的差值 Relative Propagation Daley (RDly):这个约束设置了match group的等长

    2024年02月15日
    浏览(48)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包