Allgeo17.4差分对组内等长以及组间等长

这篇具有很好参考价值的文章主要介绍了Allgeo17.4差分对组内等长以及组间等长。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

提示:文章写完后,目录可以自动生成,如何生成可参考右边的帮助文档


前言

关于allego17.4差分对组内以及组间等长的设置以及操作方法,差分线不仅存在组内等长,有的还存在组间等长。

一、描述

现已四组差分数据线为例进行设置,原理图如下
allegro差分对组间等长,硬件工程
注:此原理图只为演示本次差分设置操作使用,其不具有任何实用性功能,且差分对的设置已在原理图中完成DATA0/1/2/3共四组,不在PCB中在论述:

PCB中元器件摆放位置如下图:
allegro差分对组间等长,硬件工程

二、组内差分设置

1、差分走线线宽/线距=0.102mm/0.102mm,此差分对规则设计与应用不在此论述

2、选择进入规则管理器“Constraint Manager->Electrical->Net->Differential Pair ”中Static Phase中Tolerance中下方的单位:此处设置为mm:
allegro差分对组间等长,硬件工程
3、同时设置DATA0-DATA3差分对组内等长(这里设置的是0.1mm)
allegro差分对组间等长,硬件工程
4、完成第三步设置后,进入PCB界面先连通四组差分走线如下,很明显一组差分不等长:
allegro差分对组间等长,硬件工程
5、规则管理器下图位置选中几组差分对右键analyze

allegro差分对组间等长,硬件工程

6、将其展开可以看到如下所示:
allegro差分对组间等长,硬件工程
其中Tolerance表示我们设置的组内0.1mm长度误差。Actual表示实际走线的组内长度误差误差,Margin表示误差的剩余量Margin=Tolerance-Actual,其中DATA0两根差分线实际长度差为4.296mm,其Margin=0.1-4.296=-4.196mm;

7、进入“Tools->Quick Report-> Etch Length by Pin Pair Report”查看走线长度报告如下图:

allegro差分对组间等长,硬件工程
其中DATA0_P-DATA0_N=13.5245-9.2285=4.296mm。其余DATA1、DATA2、DATA3,差分组由于对内走线长度相等故Actual=0mm,Margin=0.1mm。

7、进行DATA0差分组内等长走线 选择Route->Delay Tune:
下图SPhase进度条红色表示在误差0.1mm以外,进度条绿色表示在0.1mm误差范围之内.需要调整进度条在绿色范围。
allegro差分对组间等长,硬件工程
allegro差分对组间等长,硬件工程
8、进入规则管理器查看DATA0Actual=0.0356mm,Margin=0.0644mm,满足误差要求
allegro差分对组间等长,硬件工程

三、组间差分设置

1、进入"Constraint Manager->Electrical->Net->Relative Propagation Delay "中选中8根差分线创建Match Group:
allegro差分对组间等长,硬件工程
2、Constraint Manager->Electrical->Net->Relative Propagation Delay 中Relative Dalay中Tolerance中下方的单位:此处设置为mm:并在下图MG1(8)右键Change
allegro差分对组间等长,硬件工程
3、做出如下更改,设置四组差分对DATA0/1/2/3之间的等长为0.2mm:
allegro差分对组间等长,硬件工程
4、此时点击Setup-> Constraint->Modes 选择Electrial中的Relative Propagation Delay将其状态由off更改为On。如此pcb的DRC才会检测此等长规则。

allegro差分对组间等长,硬件工程
5、打开规则管理器在MG1(8)右键单击Analyze:
allegro差分对组间等长,硬件工程
6、下图在Length中可以看到每条走线的长度系统会已一条最长的走线做为TARGET(目标值)DATA1_P其余七个走线都会向此目标值对齐,同样的Actual和Margin的含义与上面相同。
allegro差分对组间等长,硬件工程
7、进行等长差分对组间等长走线,最长的DATA1差分对不需要动,调整其余三对。下图中由两个进度条SPhase(组内等长)和RDly(组间等长),同样的RDly红色进图条表示组间不满足0.2mm的等长误差,绿色进度条表示满足0.2mm的组间等长误差。
allegro差分对组间等长,硬件工程
8、当SPhase(组内等长)和RDly(组间等长)进度条都为绿色,表示此差分对既满足组内等长0.1mm,又满足组间等长。

allegro差分对组间等长,硬件工程
9、四组差分对等长如下所示:
allegro差分对组间等长,硬件工程
10、规则管理器中查看等长规则,均满足等长要求。
allegro差分对组间等长,硬件工程


总结

上述分别为差分组内等长和组间等长的设置操作方法,上文中使用的原理图和PCB材料只为了演示allego17.4的功能,无实际项目应用意义。文章来源地址https://www.toymoban.com/news/detail-816085.html

到了这里,关于Allgeo17.4差分对组内等长以及组间等长的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • Allegro如何快速查看差分对是否等长的方法

    在用Allegro进行PCB设计时,用快速查看差分对是否等长的方法,可以提高效率。 那如何操作呢?具体操作方法如下: (1)选择菜单栏Route 选择Timing Vision(时序视图) 然后在Options选项卡Timing Mode选择DRC Phase Find选项卡选择Nets 然后框选整板的网络,这时差分对网络太长或太短的

    2024年02月04日
    浏览(67)
  • allegro 差分等长布线时,右下角提示 Sphase 和 Rdly 的区别

    allegro 差分等长布线时,右下角提示 Sphase 和 Rdly 的区别 布差分线时,自己做个备忘。 Static Phase Tolerance(Sphase): 这个约束设置了两根差分线之间的差值 Relative Propagation Daley (RDly):这个约束设置了match group的等长

    2024年02月15日
    浏览(46)
  • Cadence Allegro 17.4学习记录开始01-原理图Capture CIS 17.4

    在打开软件前,可以先创建一个工程文件夹,然后在这个工程文件夹里面创建3个文件夹,分别用于存放原理图文件,封装,PCB文件,这是一个好习惯便于管理文件。 使用软件:Capture CIS17.4, 首次打开这个软件,出现以下选择:根据①②③这三个步骤选择即可。 创建工程:

    2024年02月02日
    浏览(51)
  • Cadence17.4操作经验

    目录 Cadence17.4打开原理图 1. 运行“Capture CIS 17.4” 2. 打开原理图工程文件*.opj  如上图图标,其程序位置参考如下: D:CadenceCadence_SPB_17.4-2019toolsbinCapture.exe 如:D:V1.1DrvBd20221103Hi8040_VBhi8040_vb.opj 建议目录中不要有中文和空格

    2024年02月07日
    浏览(54)
  • 17.4:图的拓扑排序

    拓扑序一定是有向无环图。 拓扑排序不唯一 利用入度为零进行排序 思路:谁的入度为0,谁就是开始节点,将开始节点打印完之后,将开始节点的直接邻居的入度减1,然后重复。 利用点次进行排序。 点次越大的,排序位置越靠前。 而且我发现可以使用递归进行求点次。我

    2024年02月07日
    浏览(46)
  • 【cadence17.4窗口显示不全】

    # 问题的描述 最近升级cadence到17.4,体验一下新版本带来的新体验,发现升级后,设置对话框显示不全,看不见确认按钮,给操作带来不好的体验感,可能是软件bug问题,于是经过不断的摸索,终于完美解决此问题,特地分享出来,供大家参考。 图一 如图一所示看不到确认按

    2024年02月09日
    浏览(75)
  • Cadence Allegro 17.4学习记录开始32-PCB Editor 17.4软件PCB中Mark点,工艺边,阻抗和工艺相关文件

    对于拼板的PCB板卡来说,每个单板上可以不添加Mark点,Mark点加在工艺边上即可; TOP面跟Bottom面都有贴片元器件的情况下,两面都需要添加Mark点; 单板上所添加的Mark点的中心点距离板边的距离尽量保证至少3mm; 为了保证印刷和贴片的识别效果,Mark点范围内尽量没有焊盘、

    2024年02月13日
    浏览(43)
  • Cadence(九)17.4规则与间距设置

    目录 1.布线规则 2.NECK走线 ​3.差分走线相关设置  4.设置space间距  5.高亮操作  6.区域规则 1.间距规则 打开规则管理器:setup - constraints - constraints manager 首先,我们最开始打开管理器,所有走线都服从default规则,并且系统默认5mil。 我们首先在 space 选项的spacing Constraint se

    2024年01月17日
    浏览(54)
  • Allegro17.4 走线、焊盘、铜皮上显示网络名

    第一步,在用户设置将Opengl模式使能 ,进入用户参数设置界面,在Display显示界面选择Opengl,右侧的第一项复选框不要勾上。 第二步,开启Opengl模式之后,在Design Parameter Editor之Display对话框中勾选 Clines Shapes Pins 三项。

    2024年02月13日
    浏览(36)
  • 【allegro 17.4软件操作保姆级教程六】布线操作基础之一

    👉个人主页: highman110 👉作者简介:一名硬件工程师,持续学习,不断记录,保持思考,输出干货内容 目录 1.1走线和修线 1.2 Copy操作 1.3 change操作 1.4 删除操作 1.5 Z-copy操作 1.6 Sub-drawing操作 这两个操作是布线时用的最多最基础的操作。如下图,左边是走线命令(add connect)

    2024年02月03日
    浏览(78)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包