「Verilog学习笔记」任意奇数倍时钟分频

1年前作者：UESTC_KS分类：Toy博客阅读(49)违法举报

这篇具有很好参考价值的文章主要介绍了「Verilog学习笔记」任意奇数倍时钟分频。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

专栏前言

本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网

「Verilog学习笔记」任意奇数倍时钟分频,Verilog学习笔记,学习,笔记,fpga开发,Verilog 文章来源地址https://www.toymoban.com/news/detail-816474.html

`timescale 1ns/1ns

module clk_divider
    #(parameter dividor = 5)
( 	input clk_in,
	input rst_n,
	output clk_out
);

	parameter CNT_WIDTH = $clog2(dividor - 1) ; 
	reg flag1, flag2 ; 
	reg [CNT_WIDTH:0] cnt ; 

	always @ (posedge clk_in or negedge rst_n) 
		if (!rst_n) cnt <= 0 ; 
		else cnt <= cnt == dividor - 1 ? 0 : cnt + 1 ; 
	
	always @ (posedge clk_in or negedge rst_n) 
		if (!rst_n) flag1 <= 0 ; 
		else if (cnt == (dividor - 1) >> 1) flag1 <= ~flag1 ; 
		else if (cnt == dividor - 1) flag1 <= ~flag1 ; 
		else flag1 <= flag1 ; 
	
	always @ (negedge clk_in or negedge rst_n) 
		if (!rst_n) flag2 <= 0 ; 
		else if (cnt == (dividor - 1) >> 1) flag2 <= ~flag2 ; 
		else if (cnt == dividor - 1) flag2 <= ~flag2 ; 
		else flag2 <= flag2 ; 

	assign clk_out = flag1 || flag2 ;

endmodule

到了这里，关于「Verilog学习笔记」任意奇数倍时钟分频的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处：如若内容造成侵权/违法违规/事实不符，请点击违法举报进行投诉反馈，一经查实，立即删除！

分享到：

领支付宝红包赞助服务器费用

FPGA基础设计（二）：任意分频器（奇数，偶数，小数）
FPGA开发板上一般只有一个晶振，即一种时钟频率。数字系统设计中，时间的计算都要以时钟作为基本单元，对基准时钟进行不同倍数的分频而得到各模块所需时钟频率，可通过Verilog代码实现；倍频可通过锁相环【PLL】实现。把输入信号的频率变成成倍的低于输入频率的输出
2024年02月01日
浏览(12)
【FPGA & Verilog】奇数分频器（50%）
2.1 设计输⼊ 1. 模块名称：FrequencyDivider 2. 输⼊输出：CLK、RSTn、CLK_15 2.2 引脚约束 1. 输⼊端⾃定义 2. 输出端⾃定义 2.3 设计要求 1. 输出时钟的周期是输⼊时钟的15倍（15分频器） 2. 分别实现 7/15 占空⽐和 50% 占空⽐两种分频⽅式 3. 使⽤RTL View分析电路的区别 2.4 电路仿真1.
2024年02月03日
浏览(12)
「Verilog学习笔记」时钟分频（偶数）
专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网
2024年02月03日
浏览(28)
verilog实现分频（奇数分频和偶数分频，通用版）
大家好，最近写了一些分频器的设计，发现奇数分频和偶数分频是比较常用分频效果，所以写了一个比较简单的分频代码，适用于奇数分频和偶数分频（不考虑占空比），代码已经经过测试，需要可自取。一、上代码二、上验证代码三、上仿真结果图1：6分频效果（mult
2024年02月13日
浏览(7)
【实验室学习】时钟分频器，2、3、4、8分频 verilog实现
记录时钟分频器的Verilog代码编写，主要掌握分频器设计思路 2、4、8分频设计较为容易： 2分频—设计一个1位的寄存器，当原时钟上升沿时取反即可代码展示： 4分频与8分频—设计一个两位的计数器，4分频只需在计数器计数到00B或者10B时跳变电平即可，8分频只需在计数器计
2024年02月11日
浏览(11)
数字分频器设计（偶数分频、奇数分频、小数分频、半整数分频、状态机分频|verilog代码|Testbench|仿真结果）
数字IC经典电路设计经典电路设计是数字IC设计里基础中的基础，盖大房子的第一部是打造结实可靠的地基，每一篇笔者都会分门别类给出设计原理、设计方法、verilog代码、Testbench、仿真波形。然而实际的数字IC设计过程中考虑的问题远多于此，通过本系列希望大家对数字I
2024年02月08日
浏览(9)
数字分频器设计（偶数分频、奇数分频、小数分频、半整数分频、状态机分频|verilog代码|Testbench|仿真结果)
目录一、前言二、偶数分频 2.1 触发器级联法 2.2 计数器法 2.3 verilog代码 2.4 Testbench 2.5 仿真结果三、奇数分频 3.1 占空比非50%奇数分频 3.2 占空比50%奇数分频 3.3 Verilog代码 3.4 Testbench 3.5 仿真结果四、小数分频 4.1 双模前置分频法 4.2 Verilog代码 4.3 Testbench 4.4 仿真结果五、半整
2024年02月04日
浏览(9)
FPGA学习日记——verilog实现分频器
主要思想是利用计数器实现分频器功能，其中按原理不同可分为分频和降频一、先说分频。 1、第一种实现方式输入信号为系统时钟50MHz，本例子先以偶数倍六分频为例实现分频的第一种方式：计数器对系统时钟的上升沿进行计数，最大计数M=5，即count取值范围为0~5，当计数
2024年02月04日
浏览(8)
时钟分频电路设计--verilog(2分频、3分频、4分频)
module divider( input clk, input resetn, output reg clk_d2, output reg clk_d3_pos, output reg clk_d3_neg, output clk_d3, //reg型不能assign赋值？ output reg clk_d4 ); reg [1:0]counter; reg [1:0]counter_3; always@(posedge clk or negedge resetn)begin //4分频计数器模块 if(~resetn) counter = 2’b0; else if(counter = 2’b11) counter = counter + 1’
2024年02月06日
浏览(12)
Verilog 时钟分频设计
将触发器的反向输出端接到触发器的输入，可以构成简单二分频电路。在此基础上，将二分频电路进行级联可以构成四分频，八分频电路。电路如下图所示：对于任意偶数分频，或者系数较大的偶数分频，可以使用计数器循环计数来实现分频。当计数周期达到N/2（N为分频
2024年02月11日
浏览(8)