5G RRU delay 测量(九)

这篇具有很好参考价值的文章主要介绍了5G RRU delay 测量(九)。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

Timing 常用单位


1 UTU = 1 universal time unit = 1/1.2288GHz = 0.813802…ns
The BCN (BTS clock number) counter counts 10ms CPRI 1 frames (counter N1) and
2 1.2288GHz clock cycles within one CPRI frame (counter N2).

LTE时代定义的单位:TS = 1/(15K*2048)= 1/30.72M
5G时代定义的单位: Tc = 1/(480K*4096)= 1/1966.08M
为了方便计算定义了 “K” K = Ts/Tc = 64 (3GPP规范经常用到可以去翻翻)
 5G RRU delay 测量(九),5G RRU,5G
CPRI 基本帧 0.01/(150*256)=0.011/38400=260ns, 每秒3.84M个基本帧
3.84 * K = 3.84*64 = 245.76M 通过这个计算我们知道了一个基本帧被划分成了64块,而Cpri rate7 (10G)的速率不是刚好一个基本帧可以放64个sample么?大家想想吧很多概念都是被大牛们提前定义好的。100M 带宽的载波每个AxC container需要32个sample,那不是刚好2个AxC么
还有DFE 与 RFIC的接口速率不也是245.76M么… …(后面慢慢讲)

Timing的参考点1/2/3/4/a 分别表示BBU 出/RRU 进和天线antenna
1.    T12/T34 光纤TX/RX的delay延时
2.    T23 表示3点和2点的offset(差值:因为2点进RRU也就是TX的方向,RRU通过cpri K28.5 获取BBU的时钟,而3点是出RRU也就是RX,RX方向上的时钟的参考是TX上的时钟,那么3点和2点一定会有差值(当然差值有可能是 0)
3.    T2a: 也就是CPRI进RRU到Antenna的delay, 一般叫作fixed TX delay
4.    T3a: 也就是与T2a相反的方向,一般叫作fixed RX delay

Timing的测量

 

T12/T34


T12/T34的delay就是光纤的延时,我们可以根据光在光纤中传输速度和光纤的长度粗略计算(光在光纤中速度一般以20万公里每秒)。在真是系统的T12/T34 timing offset是通过loopback delay(回环)测量出来了。
REC可以通过发出和接收的时间差减去 T23后再除以2就能获取。
T12 = (looping delay -T23)/ 2
那么T23 怎么测量呢?
So easy!如果有个REC simulator我们用校准过的cable做个回环测量出结果

T2a/Ta3


10ms Frame CLK is the time base for delay measurement.

5G RRU delay 测量(九),5G RRU,5G

•    从CPRI模拟器发射测量波形到RRU,然后频谱仪接收(check 测量信质量)
•    高速示波器需要采样RRU 进和出两端的数据,两端的差值就是T2a

5G RRU delay 测量(九),5G RRU,5G
•    从信号源发射测量波形到RRU的天线口从cpri 模拟器接收cpri数据
•    从高速示波器在RRU两端抓取数据比较就是Ta3

Timing测试的理论很简单但是实现的难点在于解析工具,首先我们需要对cpri数据结构有深入的了解。

Cpri 数据结构

测试数据(波形)


1.    Dirac序列:

  • a.    只有一个非零的sample
  • b.    序列长度12288
  • c.    Sequence = {4096 + 0j, zeros(1,12287)

 5G RRU delay 测量(九),5G RRU,5G5G RRU delay 测量(九),5G RRU,5G
2.    标准的测试模式(3GPP 25.141)

5G RRU delay 测量(九),5G RRU,5G

测试框图
 5G RRU delay 测量(九),5G RRU,5G
  
这是dirac序列测试捕获的RRU两端数据对比,而这个方法不够精确,下面我们来讲讲更精确的测量方法
1.    可以使用任意IQ 数据用于测量数据例如标准的测试模式
2.    IQ sample和空口RF信号对齐
3.    通过correlation可以得到两端数据的delay

5G RRU delay 测量(九),5G RRU,5G5G RRU delay 测量(九),5G RRU,5G
 


 
上行测试框图测量原理和下行一样  
5G RRU delay 测量(九),5G RRU,5G文章来源地址https://www.toymoban.com/news/detail-818087.html

到了这里,关于5G RRU delay 测量(九)的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • (FPGA时序约束)set_max_delay/set_min_delay详解

           属于 时序例外 的一种。(时序例外是:某条路径在默认参数下没有被正确地分析时序,在这种情况下,需要告知时序分析工具这条路径是一个例外,需要按照我地特殊指示来执行这条路径地时序分析。举例:一个数据被一个寄存器同步采样,但不是每个时钟沿都采,

    2024年04月26日
    浏览(33)
  • UE4\UE5 蓝图节点Delay与Retriggerable Delay的使用与区别

    常用的节点之:Delay、Retriggerable Delay    这两个节点的用法相当于SetTimeOut方法,延迟多少秒执行操作,唯一的区别就是: Delay:指定一个延时的时间进行一次操作,倒计时过程中再次调用无效(时间不会被重置) Retriggerable Delay:可重新触发延时时间进行一次操作,倒计时过

    2024年02月13日
    浏览(56)
  • output delay 约束

    特别注意:在源同步接口中,定义接口约束之前,需要用create_generated_clock 先定义送出的随路时钟。 FPGA发送数据和时钟的关系是不是可以通过示波器测试得知?个人觉得方法一已知下游器件的建立和保持时间约束比较方便。 我怎么知道输出的skew?是预估一个值吗? output d

    2024年02月15日
    浏览(46)
  • Simulink常用模块库(Delay)

    中文译名: 延时模块 图标表示: 图1 Delay 模块参数: 图2 模块参数: Delay 总的延迟时间由 延迟长度 和 采样时间 共同决定: ​例如,延迟长度为5,采样时间设置为0.2,则模块的输出将在1s时开始更新,在0~1s之间,模块的输出值由 初始条件 中指定的初始值决定。 图3 延迟模

    2024年02月15日
    浏览(33)
  • TDI(Time Delay Integration)

    TDI(Time Delay Integration)是一种特殊的图像采集技术,常用于线阵CCD(Charge-Coupled Device)相机。TDI技术可以在保持高分辨率的同时增强图像的信噪比(Signal-to-Noise Ratio, SNR),从而在低光条件下获取更清晰、更明亮的图像。这种技术主要应用于需要高速、高灵敏度和高分辨率的

    2024年02月12日
    浏览(28)
  • C语言中delay的用法

    转自:微点阅读  https://www.weidianyuedu.com C语言作为一门新型高级编程语言,在计算机软件编程中具有较为广泛的应用和实现。下面微点阅读小编就跟你们详细介绍下c语言中delay的用法,希望对你们有用。 c语言中delay的用法如下: 假设一个延时函数如下: void delay() { uint i; fo

    2024年02月03日
    浏览(37)
  • golang实现延迟队列(delay queue)

    延迟队列:处理需要在未来某个特定时间执行的任务。这些任务被添加到队列中,并且指定了一个执行时间,只有达到指定的时间点时才能从队列中取出并执行。 应用场景: 邮件提醒 订单自动取消(超过多少时间未支付,就取消订单) 对超时任务的处理等 由于任务的执行

    2024年02月22日
    浏览(39)
  • STM32延迟(休眠)函数delay/sleep

    参考 MSP432(Keil5)——3.delay延时驱动_keil5delay函数_大写的小写字母的博客-CSDN博客 亲手测试过, 好用。用while太愚蠢,而且不好控制。 下载链接 https://download.csdn.net/download/quantum7/87982408 delay.h delay.c

    2024年02月12日
    浏览(35)
  • 浅谈时序:set_input_delay

    1、set_input_delay的本质 set_input_delay是对模块input信号在模块外部延迟的约束,本质上EDA工具会根据约束调整设计内部的器件类型,摆放的位置以及优化内部组合逻辑保证满足约束要求。 约束指导原则:尽量照顾设计外部逻辑延时 set_input_delay -max delay_vaule 中delay_vaule 数值尽量大

    2024年02月12日
    浏览(36)
  • Allegro等长打开pin delay和过孔长度

    在使用Cadence Allegro进行等长时, 不能忽略过孔的长度, 比如一个2.0mm后的板子, 过孔长度长达78mil ,如果等长忽略过孔长度, 那PCB做的±10mil的等长就白费. Allegro默认为加入未过孔长度, 需要手动打开此选项. 设置方法如下 打开constraint manager, 点击Analyze-Analysis Mode-Electrical, 勾选如下

    2024年02月12日
    浏览(62)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包