基于FPGA的多功能信号模拟生成系统

这篇具有很好参考价值的文章主要介绍了基于FPGA的多功能信号模拟生成系统。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

本系统历时1.5年开发,在实际应用过程中,功能再不断更新完善中。。。。

系统工程源码:百度网盘   提取码:mww7

系统组成

模拟器设备发射端主要由中频处理单元和射频发送单元两部分组成。功能组成框图如图所示,中频处理单元实现拟辐射信号的基带数字信号产生、D/A转换和中频调制;射频发送单元对中频信号进行滤波放大等处理,上变频至要求的射频频段,经射频功放后,送至天线开关组件,由相应天线辐射出去。

基于FPGA的多功能信号模拟生成系统,基于FPGA的多功能信号源,fpga开发

系统原理

根据上位机选择信号产生指令传送至FPGA中PS部分的网络接口,FPGA的PS部分进行指令解析后转换为中频板内部指令格式并通过双口RAM接口将指令发送给FPGA的PL部分,并将信号的频率指令通过RS232发送至射频;FPGA的PL部分根据具体任务调度相应功能模块。对于发射端,PL功能模块完成基带信号产生,基带信号再经FPGA驱动DA芯片进行D/A转换和上变频,产生中频波形送入射频发送单元;对于接收端,FPGA的PL部分调用解调模块,读取AD芯片的中频数字信号并根据信号样式进行解调,以及显示解调信息。

信号类型

可以分时产生下述部分通信模拟信号。其他信号类型不方便贴出!!

1.常规定频模拟信号

在2MHz~30MHz频段内,分时产生不同频点的USB、LSB信号。

在30MHz~2000MHz频段内,分时产生不同频点的定频CW、AM、FM、BPSK、D8BPSK、QPSK、TCM、MSK信号。

2.常规跳频模拟信号

在30MHz~2000MHz频段内,可分时在各频段产生一个跳频通信模拟信号,频点、频率集可以改变。

调制方式:BPSK、D8BPSK、QPSK、MSK;

最大跳宽:20MHz;(根据需求可设置)

最小频率步进:25kHz、50kHz、100kHz;(根据需求可设置)

跳速:200、500、1000H/s可选;(根据需求可设置)

频率集频点数:16、 64、128、512可选。

3.直接序列扩频模拟信号

在30MHz~2000MHz频段内,可分时在各频段产生一个直接序列扩频模拟信号,频点可以改变。

最大带宽:10MHz;

调制方式:BPSK、D8BPSK、QPSK、MSK;

最大码长:不大于127位。(根据需求可设置)

4.直接序列扩跳模拟信号

在30MHz~2000MHz频段内,可分时在各频段产生一个直接序列扩跳模拟信号,频点可以改变。

最大带宽:20MHz;

调制方式:BPSK、D8BPSK、QPSK、MSK;

最小频率步进:25kHz、50kHz、100kHz;

跳速:200、500、1000H/s可选;

频率集频点数:16、 64、128、512可选。

最大码长:不大于127位。

5.Link4A数据链信号

在225MHz~400MHz实现Link4A数据链模拟信号,频点可以改变。

调制方式:2FSK;

调制频偏:±20KHz。

报文标准:V序列报文类型;

工作方式:点对点通信。

6.III型(或Mark X/XII)雷达敌我识别器信号

在L波段(或1030MHz)模拟敌我识别询问信号以及(或1090MHz)模拟敌我识别应答信号。

工作模式:III型(或Mark X/XII系列询问1、2、3/A、4、C,应答4、常规);

7.卫星通信通信信号

在3GHz~15GHz范围内可分时实现卫星通信信号。

卫星通信信号

调制方式:QPSK、BPSK;(根据需求可设置)

码速率:2M。(根据需求可设置)

上位机

基于FPGA的多功能信号模拟生成系统,基于FPGA的多功能信号源,fpga开发

实测部分信号波形

a)AM

调幅指数:0.8

基带信号:余弦波(频率为10kHz)

中频:140MHz 

基于FPGA的多功能信号模拟生成系统,基于FPGA的多功能信号源,fpga开发

b) FM

调频指数:5

基带信号:余弦波(频率为10kHz)

中频:140MHz 

基于FPGA的多功能信号模拟生成系统,基于FPGA的多功能信号源,fpga开发

c) FSK

码率:16kbps

中频:140M

(为便于观察,将两个频率的幅度设置为不同值)

基于FPGA的多功能信号模拟生成系统,基于FPGA的多功能信号源,fpga开发

d) BPSK

码率:16kbps

中频:140M

基于FPGA的多功能信号模拟生成系统,基于FPGA的多功能信号源,fpga开发

e) QPSK

码率:16kbps

中频:140M

基于FPGA的多功能信号模拟生成系统,基于FPGA的多功能信号源,fpga开发

f) OQPSK

码率:5Mbps

中频:140M

基于FPGA的多功能信号模拟生成系统,基于FPGA的多功能信号源,fpga开发

g) 8PSK

码率:5Mbps

中频:140M

基于FPGA的多功能信号模拟生成系统,基于FPGA的多功能信号源,fpga开发

h) 16QAM

码率:5Mbps

中频:140M

基于FPGA的多功能信号模拟生成系统,基于FPGA的多功能信号源,fpga开发

i) 雷达信号

方式:重频参差

重频周期:800us  1200us  1600us(方便观察)

基于FPGA的多功能信号模拟生成系统,基于FPGA的多功能信号源,fpga开发

 雷达信号波形

j)  Link 4A

(不同的频率,其幅度设置不同,方便观察)

基于FPGA的多功能信号模拟生成系统,基于FPGA的多功能信号源,fpga开发

Link4A波形

k)  Link16

基于FPGA的多功能信号模拟生成系统,基于FPGA的多功能信号源,fpga开发 Link16的传输时隙信号波形(一个时隙时长7.8125ms)

基于FPGA的多功能信号模拟生成系统,基于FPGA的多功能信号源,fpga开发  Link16一个时隙内发射段的跳频脉冲波形(局部)

基于FPGA的多功能信号模拟生成系统,基于FPGA的多功能信号源,fpga开发

 Link16的跳频脉冲波形(MSK调制32bit码片)文章来源地址https://www.toymoban.com/news/detail-826729.html

到了这里,关于基于FPGA的多功能信号模拟生成系统的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 基于FPGA的多功能数字钟的设计

    摘要 数字钟是采用数字电路实现对时、分、秒数字显示的计时装置,是人们日常 生活中不可少的必需品。本文介绍了应用FPGA芯片设计多功能数字钟的•种方 案,并讨讨论了有关使用FPGA芯片和VHDL语言实现数字钟设计的技术问题。 数字钟、分频器、译码器、计数器、校

    2024年02月07日
    浏览(35)
  • 0—基于FPGA(ZYNQ-Z2)的多功能小车

       在电子技术与创新的课设中我选择了这个题目,在设计的时候遇到了非常多的问题,但是网上的对应资料又非常少,因此在完成设计之后,我把设计方法与代码在这篇博客中分享出来,希望能对需要的人有所帮助。 目录 1.题目 2. 题目分析: 3. 器件使用 4. 工程文件  5. 传

    2024年02月07日
    浏览(39)
  • 基于高云FPGA开发板的多功能数字时钟

    目录 一、数字时钟作品的功能 二、数字时钟作品的主体设计原理和功能说明 三、数字时钟的各设计模块说明及模块程序代码 1) 时钟分频模块time_div、freq_div 2)按键消抖模块key_db 3)控制模块control 4)时间正常计数模块time_count 5)时间设置模块time_set 6)时间动态扫描位选模块time_d

    2024年01月22日
    浏览(49)
  • 数字系统设计(FPGA)课程设计: 多功能数字钟

    一、目的: 实现多功能数字钟,具备下列功能: 1、数字钟:能计时,实现小时、分钟、秒的显示; 2、数字跑表:精度至0.01秒 比如显示12.97秒; 3、闹钟: 可以设定闹钟,用试验箱上的蜂鸣器作为闹铃; 4、调时:可以对时间进行设定; 5、日期设定:能设定日期并显示当前

    2023年04月18日
    浏览(29)
  • 5—基于FPGA(ZYNQ-Z2)的多功能小车—软件设计—蓝牙串口

    目录 1.蓝牙模块介绍 2.UART介绍 3.Verilog代码: 3.1Uart_RX模块: 3.2 分频模块: 3.3 Uart驱动模块 3.4 Uart控制模块 4. 总览   我使用的是JDY-31蓝牙模块,在连线中,要注意RX-TX,TX-RX。   即FPGA约束的TX对应蓝牙模块的RX,约束的RX对应蓝牙模块的TX。 蓝牙模块使用UART串口通信协议,具体

    2024年02月05日
    浏览(50)
  • FPGA多功能数字时钟 基于Quartus实现设计与仿真 华南师范大学数电综设

    专业: 通信工程 学号:__ 姓名: 龚易乾___指导老师: 电子与信息工程学院 2023年2月 有任何疑问可以联系邮箱:codealan@qq.com 项目仓库地址:https://github.com/CodeAlanqian/e-clock github仓库地址 熟练掌握Quartus等EDA设计与仿真工具,掌握多路选择器、N进制计数器、显示译码电路、开关

    2024年02月12日
    浏览(32)
  • 基于STM32的智能门锁/智能门禁多功能系统

    本次设计是基于STM32F103C8T6(以下C8T6等同)开发的智能锁,支持多种方式对系统进行操作:蓝牙、指纹、RFID刷卡、4x4键盘输入,拥有友好的蓝牙收发界面和LCD交互界面。 蓝牙:作为总系统的管理员,有主管理和次管理,主管理只能有一个,副管理员可以有多个。主管理员拥有

    2024年02月08日
    浏览(39)
  • 【FPGA】多功能ALU

    目录 一、实验要求 二、源代码 1. 顶层模块 2. 数据输入模块 3. ALU运算模块 4. 结果处理模块 5. 扫描数码管模块 5.1 扫描数码管顶层 5.2 分频器 5.3 数码管显示 三、仿真代码 四、结构层图 五、管脚配置 实验板卡:xc7a100tlc sg324-2L,共20个开关 通过高低位控制,实现32位数据A、

    2024年02月02日
    浏览(45)
  • 基于STM32的多功能门禁系统(AS608指纹识别、密码解锁、刷卡解锁)

    目录 一、项目功能 二、视频 三、原理图 4、材料选择 5、部分程序 1、AS608指纹解锁;可以录入、删除、验证指纹; 2、密码解锁;可以密码验证、修改密码和保存密码; 3、刷卡解锁; 4、OLED液晶显示; 基于STM32的多功能门禁系统(AS608指纹识别、密码解锁、刷卡解锁) AS608指纹

    2024年02月12日
    浏览(31)
  • EDA实验(Quartus Ⅱ+fpga) (五)---多功能数字钟设计

    本实验代码为初学FPGA所写,逻辑不太清晰,请跳往下面网址查看最新的模块化设计数字钟,更易看懂 模块化多功能数字钟设计 前言: 本文主要介绍了EDA原理与应用这门课程的相关实验及代码。使用的软件是Quartus Ⅱ,该实验使用fpga芯片为cycloneⅤ 5CSEMA5F31C6。 (1)了解数字钟的

    2024年02月06日
    浏览(74)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包