平时积累的FPGA知识点（7）

7月前作者：徐丹FPGA之路分类：Toy博客阅读(47) 违法举报

这篇具有很好参考价值的文章主要介绍了平时积累的FPGA知识点（7）。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

平时积累的FPGA知识点（7）,FPGA,fpga开发,笔记

平时在FPGA群聊等积累的FPGA知识点，第七期：

11 描述扇出的xilinx官方文档是？

解释：ug949

12 在BD中如何指定某个IP用global，其他的用OOC模式？因为某个模块引用的IP带着XPM，综合不了

解释：无法单独指定IP的使用方式。

13 –hier_fanout_limit 是全局的吗（arg 表示数字，使用方式例如opt_design –hier_fanout_limit 1000）

解释：是的，这一条命令对所有层次的子模块都起作用

14 report_design_analysis –logic_distribution_level中的报告的路径中过的高扇出的net，但是report_hign_fan_out –cell相同模块中没有报告出来，为什么？

解释：因为用report_high_fanout_net报告的net个数太少，把选项-max的值放大，同时添加选项fanout_greater_than 或者fanout_lesser_than

15 用report_high_fan_out –timing的命令后，得到的列表（place后的列表），发现slack都是大于0的，有必要对排在前面的一些net进行强制复制吗？

解释：不用。要不要降低扇出不只是看这里的时序信息，而是要看具体的时序报告，判断是不是应为高扇出导致的时序违例。

16 DRC RTSTAT-6 partial route conflicts的错误如何解决？

解释：布线不通，大概率是出现了布线拥塞，看一下拥塞报告，再看一下failfast报告。以及找到这个net，看一下log里的critical warning.

17 加了ila的条件编译后，出了critical warning，怎么处理？

解释：看一下约束写得对不对，get_*命令是否无法获取对象。以及头文件是否是全局的，如果之前的全局参数没生效，也可能报错。

18 hls中的stream和axis作为接口是一样的吗？

解释：steam可以配置为FIFO，但axis只能用作axi stream.

19 可以提高某个模块的布局布线优先级吗？

解释：不可以按模块，可以按时钟域提高优先级，命令 group_path。

20 用set async clk group，设置两个异步时钟组，看clock interation那里是显示的。但这两个时钟被用户ignore了，是正常的吗？

解释：是的
平时积累的FPGA知识点（7）,FPGA,fpga开发,笔记文章来源地址https://www.toymoban.com/news/detail-831210.html

到了这里，关于平时积累的FPGA知识点（7）的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处：如若内容造成侵权/违法违规/事实不符，请点击违法举报进行投诉反馈，一经查实，立即删除！

分享到：

领支付宝红包赞助服务器费用

ZYNQ 7020 之 FPGA知识点重塑笔记一——串口通信

目录一：串口通信简介二：三种常见的数据通信方式—RS232串口通信 2.1 实验任务 2.2 串口接收模块的设计 2.2.1 代码设计 2.3 串口发送模块的设计 2.3.1 代码设计 2.4 顶层模块编写 2.4.1 代码设计 2.4.2 仿真验证代码 2.4.3 仿真结果 2.4.4 板上验证通信方式一般分为串行

2024年02月03日
浏览(37)
FPGA基础知识点

基础知识逻辑值逻辑0：表示低电平，也就是对应电路GND 逻辑1：表示高电平，也就是对应电路VCC 逻辑X：表示未知，有可能是高电平也有可能是低电平逻辑Z：表示高阻态，外部没有激励信号，是一个悬空状态数字进制格式 Verilog数字进制格式包括二进制（b），八进制（

2024年02月03日
浏览(40)
FPGA知识点(不断增加......)

1.1读写同时进行的FIFO 对于读写同时进行的FIFO，有一个简便计算深度的公式： FIFO_Depth = Burst_length -Burst_length* (rd_clk/ wr_clk)*(rd_rate) （其中Burst_length可以认为是连续两个cycle可以写入的数据量）如：同步fifo,100个cycle可以写入80个数据，10个cycle可以读出8个数据，f

2024年02月13日
浏览(40)
FPGA面试-常用知识点

本贴记录一下自己找工作过程中顺下来的知识点，如有错误的，请不吝指出，共同进步！ a) FPGA FPGA 基于 LUT ，LUT本质上就是一个RAM，每一个LUT可以看成一个有4位地址线的16x1的RAM。这也是为什么FPGA需要外接一个rom来上电配置。包括 CLBs ， I/O 块， RAM 块和可编程连线。在

2024年04月26日
浏览(30)
ts知识点——基础积累

TypeScript是JavaScript的超集。它对JS进行了扩展，向JS中引入了类型的概念，并添加了许多新的特性。 TS代码需要通过编译器编译为JS，然后再交由JS解析器执行。 TS完全兼容JS，换言之，任何的JS代码都可以直接当成JS使用。相较于JS而言，TS拥有了静态类型，更加严格的语法，更

2024年02月12日
浏览(35)
java小知识点积累（一）

1. jar和war包的区别？ jar - 表示Java项目，不能包含html、css、jsp、servlet等； war - 表示web项目，可以包含Java项目。 2. maven三种仓库之间的联系本地仓库：就是本地硬盘上的一个目录，用于存放从【远程仓库】或【中央仓库】下载下来的jar文件；远程仓库：通常由公司或团队搭

2024年02月11日
浏览(36)
计算机三级嵌入式系统开发知识点笔记

目录为搜索词，详情看每一节后图片思维导图已上传，点击这里下载 1.1 SoC IP核 1.2 1.2.1 ASCII GB2312 GB18030 UTF8 UTF16 超文本字符形状两种描述方法 1.2.2 数字图像 1.2.3 音频 1.3 1.3.1 传输介质分为有线通信和无线通信数字通信的传输技术 1.3.3 IP地址第一章图片 2.1 2.1.1 指令集分类

2024年02月03日
浏览(77)
redis核心知识点简略笔记

value数据类型 string 二进制安全 list 有序、可重复 set 无序、不重复 hash field-value的map sorted set 不重复、通过double类型score分数排序场景 string 计数器缓存分布式锁访问频率控制分布式session hash 购物车等对象属性灵活修改 list 定时排行榜 set 收藏 sorted set 实时排行榜持久化

2024年02月13日
浏览(39)
CSP初赛知识点学习笔记

对于咱们信奥选手来说，会做的题要坚决不丢分，不会做的题要学会尽量多拿分，这样你的竞赛之路才能一路亨通！文件（文件夹）操作点击查看代码 G++/Gcc 基础指令访问速度：寄存器 () 高速缓存 () 内存（ROM + RAM） () 外存，断电仅保留 ROM 和外存中的数据。 (texttt

2024年02月09日
浏览(38)
开发知识点-RabbitMQ

RabbitMQ是一个使用Erlang语言开发开源的消息中间件项目（Message Broker），采用Mozilla Public License（MPL）开源许可证。这意味着任何人都可以自由获取、使用、修改和分发RabbitMQ的源代码。实现了高级消息队列协议（AMQP）并提供可靠的、异步的消息传递机制。可以让你在不同的

2024年02月02日
浏览(29)