一、TerosHDL:modelsim(vlog-66)报错
Error: (vlog-66) Execution of vlib.exe failed
解决办法:
1.新建modelsim工程,并随意编译一个.v文件,将产生的work目录复制到modelsim安装路径下。
2.再将vscode设置verilog>linting>modelsim>work的路径指定到此处。
二、TerosHDL:modelsim(vlog-7)报错
Error: (vlog-7) Failed to open design unit file "XXXXX" in xxxx mode
解决办法:
指定TerosHD的modelsim安装路径
至此,我的报错问题已解决。文章来源:https://www.toymoban.com/news/detail-839691.html
文章来源地址https://www.toymoban.com/news/detail-839691.html
到了这里,关于vscode开发FPGA(1)---TEROS_HDL插件报错的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!