【Lattice FPGA 开发】IP核的调用

这篇具有很好参考价值的文章主要介绍了【Lattice FPGA 开发】IP核的调用。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

本文介绍Diamond开发软件进行IP核调用与对应官方文档查找方法。

1. IP核的调用

Diamond软件中,根据所选目标FPGA器件型号的不同,调用IP核的方式不同。共两种:一种是“IPexpress”;另一种是“Clarity Designer”。

IPexpress调用IP核:
lattice diamond 生成ip核后怎样重新更改,# 开发工具的使用,fpga开发,Lattice,Diamond

Clarity Designer调用IP核:
lattice diamond 生成ip核后怎样重新更改,# 开发工具的使用,fpga开发,Lattice,Diamond

接下来分别对两种情况的调用进行说明。

1.1 IPexpress调用IP核

1.点击“Tools”->“IPexpress”菜单,如下图所示,按照步骤配置IP核,Froject Path处选择存放IP文件的地址,可以事先建一个文件夹;
lattice diamond 生成ip核后怎样重新更改,# 开发工具的使用,fpga开发,Lattice,Diamond

2.点击“Customize”后界面如下,进行IP核参数的配置,配置好后点击Generate,生成信息后colse关闭;
lattice diamond 生成ip核后怎样重新更改,# 开发工具的使用,fpga开发,Lattice,Diamond

3.按照步骤根据自己的需求完成相应IP核的参数配置,点击“Close”完成配置。
lattice diamond 生成ip核后怎样重新更改,# 开发工具的使用,fpga开发,Lattice,Diamond

4..ipx文件增加到工程中,将pll_ex_tmpl.v文件中的例化模板粘贴到顶层文件中即可实现IP的例化。

1.2 Clarity Designer调用IP核

点击“Tools”->“Clarity Designer”菜单进入“Clarity Designer”配置界面;

此时主要关注两个选项,一个是‘’Create new Clarity design‘’,一个是‘’Start Clarity Designer to generate a single Component SBX‘’均可以调用IP核,二选一。
lattice diamond 生成ip核后怎样重新更改,# 开发工具的使用,fpga开发,Lattice,Diamond


两者的区别如下
Create new Clarity design:可以同时配置多个IP核,将多个IP核的接口封装为一个模块。
例如我们将pll和mult核配置成一个块,此时看到生成的例化模板中将两个核的接口放在了一块。

集成块原理图:
lattice diamond 生成ip核后怎样重新更改,# 开发工具的使用,fpga开发,Lattice,Diamond
集成块的例化模板:
lattice diamond 生成ip核后怎样重新更改,# 开发工具的使用,fpga开发,Lattice,Diamond
Start Clarity Designer to generate a single Component SBX:配置单个IP核,与IPexpress调用IP核类似,一般选择此选项进行IP和调用。


由于选择‘’Start Clarity Designer to generate a single Component SBX‘’时调用IP核的方式与IPexpress调用IP核小节方法类似,只是会自动在工程中增加(.sbx)文件,只需在顶层中例化即可。所以接下来主要说明选择‘’Create new Clarity design‘’进行调用的方法。

1.点击“Tools”->“Clarity Designer”菜单进入“Clarity Designer”配置界面,完善库名路径设置之后点击“Create”,进入下图所示界面;
lattice diamond 生成ip核后怎样重新更改,# 开发工具的使用,fpga开发,Lattice,Diamond

2.选择使用的IP核进行配置和IPexpress的类似,如下图所示;
lattice diamond 生成ip核后怎样重新更改,# 开发工具的使用,fpga开发,Lattice,Diamond

3.这里你会发现可以同时配置多个IP核,配置多个IP核后如下图所示,可以查看原理图;
lattice diamond 生成ip核后怎样重新更改,# 开发工具的使用,fpga开发,Lattice,Diamond

4.进入原理图界面如图所示;
lattice diamond 生成ip核后怎样重新更改,# 开发工具的使用,fpga开发,Lattice,Diamond

5.如果要更改IP核的配置,鼠标右键点击模块,选择Config后进入配置页面更改;
lattice diamond 生成ip核后怎样重新更改,# 开发工具的使用,fpga开发,Lattice,Diamond

6.点击“Generate”之后,项目文件自动会添加生成的库(.sbx)如下图所示;
lattice diamond 生成ip核后怎样重新更改,# 开发工具的使用,fpga开发,Lattice,Diamond

7.将xx_tmpl.v文件中的例化模板粘贴到顶层文件中即可实现IP的例化。
lattice diamond 生成ip核后怎样重新更改,# 开发工具的使用,fpga开发,Lattice,Diamond

参考:LATTICE入门篇之IP核

2. IP核相关文档查找

2.1 方法一

在调用IP核时,核选择页面点击需要使用的IP核,会在右端出现About页面,在页面最下方有对应的IP核官方文档可供查看学习。
lattice diamond 生成ip核后怎样重新更改,# 开发工具的使用,fpga开发,Lattice,Diamond

2.2 方法二

调用IP核时,在IP核的配置界面按F1跳转到网页文档处;
lattice diamond 生成ip核后怎样重新更改,# 开发工具的使用,fpga开发,Lattice,Diamond

跳转网页如图,点击对应文档查看。
lattice diamond 生成ip核后怎样重新更改,# 开发工具的使用,fpga开发,Lattice,Diamond

2.3 方法三

直接在Diamond的安装目录下位置有支持的IP核网页文件,选择需要查看的IP核后跳转到网页中;

D:\Diamond\diamond\3.13\docs\webhelp\eng\Reference Guides\IPexpress Modules

IP的HTM文件。
lattice diamond 生成ip核后怎样重新更改,# 开发工具的使用,fpga开发,Lattice,Diamond

3 问题

博主在使用中出现IP核在顶层例化综合后层级不改变的问题,暂时还不知道什么原因导致。
lattice diamond 生成ip核后怎样重新更改,# 开发工具的使用,fpga开发,Lattice,Diamond

暂时解决办法:将生成的核文件中的.v文件增加到工程中综合,会出现报错但层级关系变正确。再移除调.v文件再次综合后是正确的层级关系。

lattice diamond 生成ip核后怎样重新更改,# 开发工具的使用,fpga开发,Lattice,Diamond


📣您有任何问题,都可以在评论区和我交流📃!
📣本文由 YprgDay 原创,首发于CSDN平台🐵,博客主页:YprgDay的主页
📣您的支持是我持续创作的最大动力!如果本文对您有帮助,还请多多点赞👍、评论💬和收藏⭐!文章来源地址https://www.toymoban.com/news/detail-849166.html


到了这里,关于【Lattice FPGA 开发】IP核的调用的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包赞助服务器费用

相关文章

  • 快进来,带你了解FPGA基础知识---lattice莱迪斯深力科MachXO2 FPGA系列简介

    快进来,带你了解FPGA基础知识---lattice莱迪斯深力科MachXO2 FPGA系列简介

    FPGA基础知识---lattice莱迪斯深力科MachXO2 LCMXO2-4000HC-4TG144I FPGA简介 FPGA基础知识:FPGA是英文Field-Programmable Gate Array的缩写,即现场可编程门阵列,它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,

    2024年02月03日
    浏览(10)
  • FPGA中FIFO的应用(三)——Vivado FIFO IP核的调用

    FPGA中FIFO的应用(三)——Vivado FIFO IP核的调用

    ⭐️作者简介: 小瑞同学 ,一个努力精进的 FPGA 和通信学习者。 🍎个人主页:小瑞同学的博客主页 🌻个人信条:越努力,越幸运! ⏰日期:2023.12.6 🔍来源:自学经历 📖文章内容概述:简单介绍了 FIFO IP核 常用参数的配置,通过仿真分析了异步IP的 读写数据 过程。 连载

    2024年01月18日
    浏览(17)
  • Lattice FPGA解码MIPI视频,IMX219摄像头4Line 1080P采集USB3.0输出,提供工程源码硬件原理图PCB和技术支持

    Lattice FPGA解码MIPI视频,IMX219摄像头4Line 1080P采集USB3.0输出,提供工程源码硬件原理图PCB和技术支持

    FPGA图像采集领域目前协议最复杂、技术难度最高的应该就是MIPI协议了,MIPI解码难度之高,令无数英雄竞折腰,以至于Xilinx官方不得不推出专用的IP核供开发者使用,不然太高端的操作直接吓退一大批FPGA开发者,就没人玩儿了。 本设计基于Lattice的LCMXO3LF-6900C-5BG256C开发板,采

    2024年02月02日
    浏览(10)
  • Lattice3.10软件使用(新建项目-下载程序)

    Lattice3.10软件使用(新建项目-下载程序)

    1、打开软件界面 2、Next 3、各项作用 Name:该工程的名称 Location:工程存放位置(新建文件夹 Name:打开程序的名称(不建议更改,因为我看了好多程序都没改,可能是懒得 Location:打开程序的地址(一般会根据上面地址下面自动更改 4、不用管,后续填完还会出现(下面的

    2024年02月16日
    浏览(10)
  • Apollo lattice与EM planner的区别,两种规划算法的区别与联系

    Apollo lattice与EM planner的区别,两种规划算法的区别与联系

    Apollo lattice与EM planner的区别 lattice优点在于:同时生成了符合车辆动力学的路径与速度曲线,不用去进一步平滑处理;且参数较少,计算消耗低;由于轨迹形状固定,比较适合高速或者快速路等简单场景,对于城区复杂道路,EM还是更擅长一些。细节可参考如下链接: Apollo

    2024年02月11日
    浏览(9)
  • (4)【全局路径规划】基于采样的方法--RRT类算法、PRM算法、Lattice planner等

    提示:这里可以添加系列文章的所有文章的目录,目录需要自己手动添加 TODO:写完再整理

    2024年02月15日
    浏览(5)
  • vivado中时钟ip核的调用

    vivado中时钟ip核的调用

    时钟ip核(MMCM PPL),MMCM(混合模式时钟管理)和PPL(锁相环)是FPGA内部的时钟资源。 作用:对时钟网络进行一个系统级的时钟管理和偏斜控制,具有时钟倍频、分频、相位偏移等功能 一、7系列FPGA高层次时钟结构视图     Clock Region :区域时钟。 Clock Backbone :全局时钟线

    2024年01月19日
    浏览(16)
  • Lattice CrossLink-Nx LIFCL-40应用连载8:MIPI DSI接口驱动LCD显示器

    Lattice CrossLink-Nx LIFCL-40应用连载8:MIPI DSI接口驱动LCD显示器

    作者:Hello,Panda 一、案例需求 使用LIFCL-40-7MG121I FPGA的MIPI DSI硬核接口驱动7寸LCD显示器: (1)显示器:7寸,1024*600横屏,60Hz; (2)MIPI物理层:4-Lane,600Mbps/lane(最大可支持3840*2160分辨率30Hz,1920*1200分辨率120Hz,最大支持2.5Gbps/lane速率); (3)DSI:支持突发模式,24-bpp

    2024年02月09日
    浏览(10)
  • FPGA-基本IP核的应用之RAM

    FPGA-基本IP核的应用之RAM

    RAM为随机存取存储器,它可以随时把数据写入任一指定地址的存储单元,也可以随时从任一指定地址中读出数据,其读写速度是由时钟频率决定的。RAM主要用来存放程序及程序执行过程中产生的中间数据、运行结果等。其特点适合双向交换数据。 RAM的端口有单端口和双端口:

    2024年02月16日
    浏览(15)
  • FPGA学习笔记(二):clk IP核的使用

    FPGA学习笔记(二):clk IP核的使用

     1.打开VIVADO,点击IP Catalog   2. 搜索clk,选择Clocking Wizard   3. 配置参数 (1) 选择MMCM      (2) 设置主频50Mhz  (3) 设置输出的4个clk的参数,分别是50M,25M,100M,100M反相。Phase表示相位,0表示同相,180表示反相。      (3) 其他参数  4. 测试文件 其中clk_wiz的例化可参考模板。点击

    2024年02月12日
    浏览(11)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包