STM32的以太网外设+PHY(LAN8720)使用详解(2):硬件设计

这篇具有很好参考价值的文章主要介绍了STM32的以太网外设+PHY(LAN8720)使用详解(2):硬件设计。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

0 工具准备

1.野火 stm32f407霸天虎开发板
2.LAN8720数据手册
3.STM32F4xx中文参考手册

1 PHY(LAN8720)硬件配置

1.1 硬件配置引脚说明

在LAN8720上电或复位时会读取一些特定引脚的电平,根据电平来进行硬件配置。LAN8720的引脚分布如下:
stm32 lan8720,以太网,单片机开发,RTOS,stm32,MAC,ETH,LAN8720,PHY
注意,LAN8720有些引脚内部自带上/下拉,定义如下:
stm32 lan8720,以太网,单片机开发,RTOS,stm32,MAC,ETH,LAN8720,PHY

1.1.1 PHY地址配置

LAN8720的PHYAD[0]用来配置PHY地址的bit0,当接入了多个PHY时可以用来区分不同的PHY。该引脚自带内部下拉,同时我们也只用到了一片LAN8720,因此悬空即可。

1.1.2 模式配置

这里的模式指的是传输速度(10Mbps/100Mbps)以及全/半双工,通常我们将MODE引脚都设置为1,MODE引脚内部自带上拉,因此MODE[2:0]引脚无需外加上拉电阻。也就是让LAN8720启用自动协商,它会自动寻找最优的工作方式。关于模式配置引脚说明如下:
stm32 lan8720,以太网,单片机开发,RTOS,stm32,MAC,ETH,LAN8720,PHY
MODE[2:0]是复用引脚,复用功能如下:
stm32 lan8720,以太网,单片机开发,RTOS,stm32,MAC,ETH,LAN8720,PHY

1.1.3 1.2V内部电压源配置

REGOFF引脚决定LAN8720选择外部还是内部1.2V电源,内部自带下拉电阻。当输入电平为低时选择内部1.2V电源,当输入电平为高时选择外部1.2V电源。这里我们选择内部1.2V电源,无需外加下拉电阻。

1.1.4 nINT/REFCLKO配置

当nINTSEL引脚电平为低时nINT/REFCLKO被设置为50MHz时钟输出,当nINTSEL引脚电平为高时nINT/REFCLKO被设置为中断信号输出(低电平有效)。该引脚内部自带上拉,我们通常使用LAN8720提供50MHz时钟,因此该引脚需要外部下拉。
stm32 lan8720,以太网,单片机开发,RTOS,stm32,MAC,ETH,LAN8720,PHY

2 PHY(LAN8720)和MCU连接

由于LAN8720仅支持RMII和SMI接口,因此PHY和MCU的连接就通过RMII和SMI接口实现。原理图设计如下:
stm32 lan8720,以太网,单片机开发,RTOS,stm32,MAC,ETH,LAN8720,PHY
这里将REGOFF和nINTSEL引脚下拉,也就是使用内部1.2V电源、REF_CLK输出50MHz时钟。RMII和SMI接口连线按照标准进行连接即可。文章来源地址https://www.toymoban.com/news/detail-851413.html

到了这里,关于STM32的以太网外设+PHY(LAN8720)使用详解(2):硬件设计的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 【STM32】HAL库-以太网外设-LAN8720A-LWIP-无操作系统

    KEIL:MDK_ARM_5.27 MCU:STM32F429IGT6 PHY_IC:LAN8720A LWIP:LWIP2.1.2 STM32CUBEMX:6.6.1 HAL:V1.27.1 LAN8720A使用RMII接口与STM32的ETH外设进行数据通信 STM32使用SMI接口读/写LAN8720A的寄存器 LAN8720A由外部25MHz晶振提供时钟,LED2/NINTSEL引脚配置为下拉,故PHY(LAN8720A)提供50MHz时钟给RMII的NINT/REFCLKO(此时引脚

    2024年02月08日
    浏览(52)
  • ESP32以太网(ETH)环境和参数配置,基于内部mac和外部PHY(LAN8720A)

    ESP32在网上的资料很多,但问题也各式各样。由于ESP32主要做wifi功能,因此对于以太网的资料也很少。相对应的开发板也很少。 本人使用的是淘宝上购买的雨甄机电的带网口的开发板(如下图) 安信可ESP-32S 参考资料主要以热心博主《兴趣使然_ 》的 (5条消息) ESP32 单片机学习

    2024年02月15日
    浏览(47)
  • 【ETH】以太网----PHY芯片LAN8720A----电路原理图

    LAN8720A 是低功耗的 10/100M 以太网 PHY 层芯片,I/0 引脚电压符合EEE802.3-2005 标准,支持通过 RMI 接口与以太网 MAC 层通信,内置 10-BASE-T/100BASE-TX 全双工传输模块,支持 10Mbps 和 100Mbps。 LAN8720A 可以通过自协商的方式与目的主机最佳的连接方式(速度和双工模式),支持 HPAuto-MDIX 自动

    2024年02月06日
    浏览(90)
  • STM32CubeMX+STM32F407+FreeRTos+LAN8720 以太网通信实现数据收发功能

    目录 前言 一、STM32CubeMX配置 二、修改代码 三、硬件测试 总结 该工程应用的以太网芯片是LAN8720,代码是基于STM32CUbeMx6.2.1配置生成的,在CubeMx中配置了ETH和LWIP,还有串口1和FREERTOS,最后通过创建任务函数实现udp的以太网数据收发功能。在测试中,可以在电脑的DOS窗口ping通在

    2024年02月08日
    浏览(59)
  • 关于STM32F4和GD32F4以太网,LAN8720+lwip+freemodbus,实现modbus tcp

    关于STM32F4和GD32F4以太网,LAN8720+lwip+freemodbus 这里使用了大佬 小灰灰搞电子 的代码,文章看 STM32F407+LAN8720移植Lwip和freeModbus实现MODBUS TCP 代码看 STM32F407+LAN8720+LWIP移植freemodbus TCP.zip 他的代码是基于正点原子F407的板子开发的,如果是别的板子,需要修改引脚 小灰灰的代码里,没

    2024年02月14日
    浏览(39)
  • GD32F450以太网(2-2): PHY芯片IP101GR介绍

    接上文 《GD32F450以太网(1):ETH 外设接口简介》介绍了嵌入式以太网接口。 《GD32F450以太网(2-1):PHY芯片LAN8720A介绍》介绍了LAN8720A 本文介绍另外一款PHY芯片IP101GR,支持MII接口或RMII接口,可代替市场上LAN8710A/LAN8720A/KSZ8041等芯片。 IP101是台湾省九阳电子公司生产制造的,符合IEEE

    2023年04月08日
    浏览(116)
  • STM32以太网接口的配置和使用方法详解

    STM32 微控制器提供了多种系列和型号,不同型号的芯片可能有不同的以太网接口,包括MAC(媒体访问控制器)和PHY(物理层接口)等组件。 在这里,我们以STM32F4系列为例来详细介绍以太网接口的配置和使用方法。 ✅作者简介:热爱科研的嵌入式开发者,修心和技术同步精进

    2024年04月26日
    浏览(39)
  • 手把手教-gd32f450基于rt-thread发布的bsp包手动添加以太网外设

    一、开发环境 rt-thread发布版本4.1.0; bsp包选用的是gd32目录下的gd32450z-eval 开发板gd32f450z系列开发板。 二、手动添加以太网ETH外设 先看下初始结构 可以看到,配置中什么也没有。 手动添加步骤如下: ①复制相应的驱动到gd32_drivers文件夹中,同时修改该文件夹中的SConscript文件

    2024年02月15日
    浏览(46)
  • 【以太网通信】PHY 芯片回环测试

    PHY 芯片通常带有回环(Loopback)功能,用于 PHY 通信链路的测试。本文主要讨论三种常用 PHY 芯片的回环功能,并使用 Broadcom 的 B50612D 芯片进行 PHY 回环测试。 目录 1 常见 PHY 的回环功能 1.1 KSZ9031 1.2 RTL8211 1.3 B50610/B50612 2 PHY 回环测试         KSZ9031 芯片支持以下两种回环模

    2024年02月02日
    浏览(62)
  • 以太网MAC与PHY(二)

    目录 一、概述 二、MAC控制器 三、PHY 四、SMI协议         以太网硬件主要包括OSI的最下面两层,物理层和数据链路层 物理层:定义了数据传送与接收所需要的电与光信号、线路状态、时钟基准、数据编码和电路等,并向数据链路层提供标准接口。物理层的芯片为PHY 数据

    2024年02月09日
    浏览(52)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包